专用集成电路设计方法精选(九篇)

前言：一篇好文章的诞生，需要你不断地搜集资料、整理思路，本站小编为你收集了丰富的专用集成电路设计方法主题范文，仅供参考，欢迎阅读并收藏。

第1篇：专用集成电路设计方法范文

1 MPW服务概述

1.1 什么是MPW服务

在集成电路开发阶段，为了检验开发是否成功，必须进行工程流片。通常流片时至少需要6~12片晶圆片，制造出的芯片达上千片，远远超出设计检验要求；一旦设计存在问题，就会造成芯片大量报废，而且一次流片费用也不是中小企业和研究单位所能承受的。多项目晶圆MPW（Multi-Project Wafer）就是将多个相同工艺的集成电路设计在同一个晶圆片上流片，流片后每个设计项目可获得数十个芯片样品，既能满足实验需要，所需实验费用也由参与MPW流片的所有项目分摊，大大降低了中小企业介入集成电路设计的门槛。

1.2 MPW的需求与背景

上世纪80年代后，集成电路加工技术飞速发展，集成电路设计成了IC产业的瓶颈，迫切要求集成电路设计跟上加工技术；随着集成电路应用的普及，集成知识越来越复杂，并向系统靠近，迫切要求系统设计人员参与集成电路设计；为了全面提升电子产品的品质与缩短开发周期，许多整机公司和研究机构纷纷从事集成电路设计。因此，大面积、多角度培养集成电路设计人才迫在眉睫，而集成电路设计的巨额费用成为重要制约因素。

实施MPW技术服务必须有强有力的服务机构、设计部门和IC生产线。

1.3 MPW服务机构的任务

① 建立IC设计与电路系统设计之间的简便接口，以便于系统设计人员能够直接使用各种先进的集成电路加工技术实现其设计构想，并以最快的速度转化成实际样品。

② 组织多项目流片，大幅度减少IC设计、加工费用。

③ 不断扩大服务范围：从提供设计环境、承担部分设计，到承担全部设计、样片生产，以帮助集成电路用户或开发方完成设计项目。

④ 帮助中小企业实现小批量集成电路的委托设计、生产任务。

⑤ 支持与促进学校集成电路的设计与人才培养。

1.4 MPW技术简介

（1）项目启动阶段

MPW组织者首先根据市场需要，确定每次流片的技术参数、IC工艺参数、电路类型、芯片尺寸等。设计时的工艺文件：工艺文件由MPW组织者向Foundry（代工厂）索取，然后再由设计单位向MPW组织者索取。提交工艺文件时，双方都要签署保密协议。

（2）IP核的使用

参加MPW的项目可使用组织者或Foundry提供的IP核，其中软核在设计时提供，硬核在数据汇总到MPW组织者或Foundry处理后再进行嵌入。

（3）设计验证

所有参加MPW的项目汇总到组织者后，由组织者负责对设计的再次验证。验证成功后，由MPW组织者将所有项目版图综合成最终版图交掩膜版制版厂，开始流片过程。

（4）流片收费

每个项目芯片价格按所占Block的大小而非芯片实际大小计算。流片完成后，MPW组织者向每个项目提供10~20片裸片。需封装、测试则另收费。

2 国外MPW公共技术平台与公共技术服务状况

（1）MPW服务机构创意

1980年，美国防部军用先进研究项目管理局(DARPA)建立了非赢利的MPW加工服务机构，即MOS电路设计的实现服务机构MOSIS（MOS Implementation System）服务机构，为其下属研究部门所设计的各种集成电路寻找一种费用低廉的样品制作途径。MPW服务机构与方式的思路应运而生。加工服务内容：从初期的晶圆加工到后续增加的封装、测试、芯片设计。

（2）MOSIS机构的发展

考虑到MPW服务的技术性，1981年MOSIS委托南加州大学管理。在IC产业剧烈的国际竞争环境下，培养集成电路设计人才迫在眉睫。1985年，美国国家科学基金会NSF支持MOSIS，并和DARPA达成协议，将MPW服务对象扩大到各大学的VLSI设计的教学活动;1986年以后在产业界的支持下，将MPW服务扩大到产业部门尤其是中小型IC设计企业；1995年以后，MOSIS开始为国外的大学、研究机构以及商业部门服务。服务收费：国内大学教学服务免费，公司服务收费，国外大学优惠条件收费，国外公司收费较国内公司要高。

（3）其它国家的MPW服务机构

法国：1981年建立了CMP(Circuit Multi Projects)服务机构，发展迅速，规模与MOSIS接近，对国外服务也十分热心。1981年至今，已为60个国家的400个研究机构和130家大学提供了服务，超过2500个课题参加了流片。1990年以前，CMP的服务对象主要是大学与研究所，1990年开始为中小企业提供小批量生产的MPW服务。由于小批量客户的不断增加，2001年的利润比2000年增加了30%。

欧盟：欧盟于1995年建立了有许多设计公司加盟的EUROPRACTICE的MPW服务机构，旨在向欧洲各公司提供先进的ASIC、多芯片模块（MCM）和SoC解决方案，以提高它们在全球市场的竞争地位。EUROPRACTICE采取了"一步到位解决方案"的服务方式，用户只要与任何一家加盟EUROPRACTICE的设计公司联系，就可以由该公司负责与CAD厂商、单元库公司、代工厂、封装公司和测试公司联系处理全部服务事项。

加拿大：1984年成立了政府与工业界支持的非赢利性MPW服务机构CMC(Canadian Microelectronics Corporation)联盟，是加拿大微电子战略联盟(Strategic Microelectronics Consortium)的一部分。目前，CMC的成员包括44所大学和25家企业。CMC的服务包括：提供设计方法和其它产品服务，提高成员的设计水平；提供先进的制造工艺，确保客户的设计质量；提供技术及工艺的培训。

日本：1996年依托东京大学建立了VLSI设计与教育中心VDEC(VLSI Design and Education Center)，开展MPC（Multi-Project Chip）服务。VDEC的目标是不断提高日本高校VLSI设计课程教育水平和集成电路制造的支持力度。2001年，共有43所大学的99位教授或研究小组通过VDEC的服务，完成了335个芯片的设计与制造。VDEC与主要EDA供应商都签有协议，每个EDA工具都拥有500~1000个license；需要时，这些license都可向最终用户开放。VDEC还对外提供第三方IP的使用，同时，VDEC本身也在从事IP研究。

韩国：1995年，在韩国先进科学技术研究院(Korea Advanced Institute of Science and Technology)内建立了集成电路设计教育中心IDEC(IC Design Education Center)。

可以看出，世界各先进国家都认识到IC产业在未来世界经济发展中的重要地位，在IC加工技术发展到一定阶段后，抓住了IC产业飞速发展的关键；在IC应用层面上普及IC设计技术和大力降低IC设计、制造费用，并及时建立有效的MPW服务机构，使IC产业进入了飞速发展期。纵观各国MPW服务机构不尽相同，但都具有以下特点：

① 政府与产业界支持的非赢利机构；

② 开放性机构，主要为高等学校、研究机构、中小企业服务；

③ 提供先进的IC设计与制造技术，保证设计出的芯片具有先进性与商业价值；

④ 提供IC设计与制造技术的全程服务。

3 我国MPW现状

我国大陆地区从上世纪80年代后半期开始进入MPW加工服务，从早期利用国外的MPW加工服务机构到民间微电子设计、加工的相关企业、学校联合的MPW服务，到近期政府、企业介入后的MPW公共服务体系的建设，开始显露了较好的发展势头。

3.1 与国外MPW加工服务机构合作

1986年，北京华大与武汉邮科院合作利用德国的服务机构，免费进行了光纤二、三次群芯片组的样品制作，使武汉邮科院的通信产品得以更新换代。此后，上海交大、复旦、南京东南大学、北京大学、清华大学、哈尔滨工业大学都从国外的MPW加工服务中获益匪浅。东南大学利用美国MOSIS机构的MPW加工服务，采用0.25和0.35 ìm的模数混合电路工艺进行了射频和高速电路的实验流片。

在与国外MPW服务机构的合作方面，东南大学射频与光电子集成电路研究所取得显著成果。建所初期就与美国MOSIS、法国CMP建立合作关系。1998年以境外教育机构身份正式加入MOSIS，同年，利用MOSIS提供的台湾半导体公司的CMOS工艺设计规则、模型及设计资料开发了基于Cadence软件设计环境的高速、射频集成电路，完成了5批0.35ìm、3批0.25ìm CMOS工艺共40多个电路的设计与制造，取得了许多国内领先、世界先进水平成果。2000年东南大学射光所还与法国的CMP组织正式签订了合作协议。

为了推动大陆的MPW服务，射光所从2000年开始利用美国MOSIS机构为国内客户服务，建立了MPW服务网页，向公众及时流片时间及加入MPW的流程和手续。2001年，射光所通过MOSIS利用TSMC的0.35和0.25ìm CMOS工艺为清华大学、信息产业部第13所、南通工学院完成了3批10多个芯片的设计制造。目前，10多个高校、研究机构、企业成为射光所MPW成员。

3.2 高校、企业、研究机构合作实现MPW服务

90年代，上海复旦大学开始着手建立国内MPW加工服务机构；1995年，无锡上华微电子公司开始承担MPW加工服务，并于1996年组织了第一次MPW流片；1997年至1999年在上海市政府的支持下，连续组织了6次MPW流片，参加项目有82个；2000年受国家火炬计划、上海集成电路设计产业化基地、上海市科委及上海集成电路设计研究中心委托又组织了3次35个项目的MPW流片。清华大学与无锡上华合作，针对上华工艺，开发了0.6ìm单元库，开始了MPW加工服务，并将校内的工艺线用于MPW加工服务。近年来，在863 VLSI重大项目规划指引下，在上海、北京、深圳、杭州等地陆续成立了集成电路产业化基地，进一步推动了MPW加工服务的开展。清华大学从2000年开始，利用上华0.6ìm CMOS工艺为本校以及浙江大学、合肥工业大学组织了4次MPW流片，总共实现了106项设计；上海集成电路设计研究中心与复旦大学，于2001年利用上华1.0和0.6ìm CMOS工艺和TSMC的0.3ìm CMOS工艺，为产业界、教育界进行了8次MPW流片，实现了109个设计项目。

随着中国半导体工业飞速发展，将会在更多的先进工艺生产线为MPW提供加工服务，许多境外的半导体公司也在积极支持我国的MPW加工服务。随着上海、北京多条具有国际先进水平的深亚微米CMOS工艺线的建成，国家级的MPW计划会得到飞速发展。

3.3 台湾地区的MPW加工服务

1992年在台湾科学委员会的支持下，成立了集成电路设计和系统设计研究中心CIC。其目的是对大专院校的集成电路/系统设计提供MPW服务，对集成电路/系统设计人员进行培训，并推动产业界与学院的合作研究项目。到目前为止，CIC已为超过100家的台湾院校提供了MPW服务，总计有3909个IC项目流片成功，其中，76家大专院校有3423项，40多家研究所和产业界有486项。在EDA工具方面，有多家的IC/SYSTEM设计工具已运用在MPW的设计流程中。到目前为止，已有91家大专院校安装了14 100多个EDA工具的许可证，另外，0.6ìm 1P3M CMOS、0.35ìm1P4M CMOS、0.25 ìm1P5M CMOS和0.18ìm1P6M CMOS的标准单元库已开始使用。除了常规MPW服务，CIC还向大专院校提供培训：2001年有7000人次，每年还有2次为产业界提供的高级培训。

台湾积体电路制造股份公司（台积公司：TSMC）从1998年提供MPW服务，成为全球IC设计的重要伙伴。2000年以来台积公司提供了100多次MPW服务，并完成了1000个以上IC芯片项目的研制。目前，台积公司已分别与上海集成电路设计研究中心、北京大学微处理器研究开发中心合作，提供MPW服务。

4 我国大陆地区MPW服务基地的建设

由于大陆地区原有微电子研究机构的历史配置，在进入基于MPW服务方式后，这些研究机构先后都介入了IC设计的MPW服务领域，并开始建立相应的MPW服务基地。

4.1 上海复旦大学与集成电路设计研究中心（ICC）

上海复旦大学专用集成电路与系统国家重点实验室在上海市政府支持下，于1997年成立了"上海集成电路设计教育服务中心"。主要任务是IC设计人才培养和组织MPW服务。1997~1999年组织了6次MPW流片。2000~2001年上海市科委设立"上海多项目晶圆支援计划"，把开展MPW列为国家集成电路设计上海产业化基地的重点工作。在市科委组织下，复旦大学专用集成电路与系统国家重点实验室与ICC实现强强联合，面向全国，于2000年组织了3次、2001年组织了5次MPW流片。ICC于2001年底正式与TSMC达成合作协议，开展0.35ìm MPW流片服务。2002年与中芯国际集成电路制造（上海）有限公司（SMIC）合作推出本土0.35ìm及以下工艺的MPW流片服务。从ICC设立的网站(icc.sh.cn) 可了解MPW最新动态和几乎所有的MPW服务信息。

4.2 南京东南大学射频与光电子集成电路研究所

1998年，南京东南大学射光所以境外教育机构的身份正式加入美国MOSIS，并签订有关协议，由此可获得多种工艺流片服务。2000年5月与法国的CMP签订了合作协议。1999年底受教育部委托，举办了"无生产线集成电路设计技术"高级研讨班。从2000年开始建立了MPW服务网页，通过网页向公众公布流片时间及加入MPW的流程和手续，目前，高速数字射频和光电芯片测试系统已开始运行，准备为全国超高速数字、射频和光电芯片研究提供技术支持，有许多高校、研究单位、公司已成为射光所MPW成员。

4.3 国家集成电路设计产业化（北京）基地MPW加工服务中心

在北京市政府的支持与直接参与下建立了"北京集成电路设计园有限责任公司"。正在建设中的国家集成电路设计产业化（北京）基地MPW加工服务中心由北京华兴微电子有限公司为承担单位，联合清华大学、北京大学共同建设。

4.4 北方微电子产业基地TSMC MPW技术服务中心

第2篇：专用集成电路设计方法范文

1、概述

现场可编程门阵列FPGA（Field-Programmable Gate Array）是由复杂可编程逻辑器件CPLD（Complex-Programmable Logical Device）发展而来。其功能强大，设计灵活。设计性能能够与ASIC媲美。而且，性能价格比也可以与ASIC抗衡。因此，FPGA在嵌入式系统设计领域越来越重要。

FPGA的基本结构由以下几个部分：CLB（Configurable Logic Blocks）、IOB（Input/Output Blocks）和PI（Programmable Interconnection）。随着工艺的进步和应用需求，一般在FPGA中还包含以下可选结构：Memory、数字时钟管理单元、Select I/O、乘法器和加法器、硬IP核和微处理器等。随着FPGA性能提高和设计人员能力提高，FPGA将进一步扩大可编程芯片领地，使专用芯片更高端和超复杂。[1]

2、可编程片上系统（SOPC）

可编程片上系统（SOPC）是一种特殊的嵌入式系统。片上是指由单个芯片完成整个系统的主要逻辑功能；可编程使其具有灵活的设计方式，可以裁剪、扩充、升级。并且，SOPC结合了SOC和FPGA各自的优点，具备软硬件在系统可编程的功能。

SOPC至少包含一个嵌入式处理器内核，具有小容量片内高速RAM，一部分IP Core（简称IP），大量的片上可编程逻辑，处理器调试接口和FPGA编程接口等。SOPC设计技术涵盖了嵌入式系统设计技术的全部内容。包含以处理器和实时多任务操作系统为中心的软件设计技术、以PCB和信号完整性分析为基础的电路设计技术及软硬件协同设计技术。[2]

3、IP资源复用理念与IP Core设计

IP资源复用是指在集成电路设计中，通过继承、共享或购买所需的知识产权内核，利用EDA工具进行设计、综合和验证，加速流片设计过程，降低开发风险。IP核复用技术已逐渐成为现代ASIC设计的重要手段，不仅应用于专用集成电路设计，也广泛使用于基于FPGA的嵌入式系统设计领域。设计师倾向于使用IP内核保持和提高产量。

由于芯片设计越来越复杂，设计周期就成为必须重视的指标。产品面市时间对保证占领市场的成功率至关重要。设计师不断寻求缩短设计周期的方法，更为有效的设计方式。基于FPGA的系统设计，要善于利用IP内核和可编程逻辑。

IP核设计必须遵循一定的规范和准则，包括编码风格和项目模板规定。编写风格基于HDL的IP Core源码编写的指导性文档。其可读性关系到IP核的访问和集成难易程度。风格一般包含几个方面的约定：文件头和版本说明、联机注释、命名规则、可综合编码等。项目模板规定了完成一个IP核设计必需的主要内容及文档，包含几个方面的内容：项目定义、接口说明、系统结构和模块、设计文档说明、测试验证报告、约束和实现、版本说明、试用评价以及参考文献等，直接关系到IP Core的集成难易。[3]

4、基于Altera EP2C70 Cyclone II FPGA设计

以实施LCD（型号CFAH1602B-TMC-JP液晶）显示功能验证为例，说明基于FPGA的电路设计，步骤如下：

(1)利用Quartus II创建新工程。在PC上，启动“QuartusⅡ”设计软件，创立新工程。选择设计电路所用的FPGA器件和件型号。

(2)利用“SOPC Builder”工具产生新电路。利用Quartus II软件自带的设计工具SOPC Builder，产生电路系统，如图1所示。

图2所示“SOPC Builder”工具页面，左侧部分“System Contents”栏下显示的是Altera公司提供的共用IP core，每个“+”号下有一个或者几个IP。如果用户还需要其他IP，有三种途径可以获得：一则简单的IP可以从网络上下载；再就是复杂专用的IP可以从专门制作IP core的公司购买申请许可；另外也可以用户编写。

在“SOPC Builder”工具页面里，以IP形式添加的硬件会在默认空白区出现，并且可以修改、删除，在默认空白区还显示硬件的主从关系。

(3)利用共用IP核准确配置电路系统。定义时钟、增加用来保存 Nios程序的片上存储器（On Chip Memory(RAM or ROM)）、增加 Nios II/s处理器（Nios II Processor）、增加调试接口（JTAGUART）、增加字符LCD（Character LCD）等电路所需IP核。SOPC Builder工具可以自动连接大部分的主从关系。

(4)利用“SOPC Builder”工具产生“.ptf”文件。

(5)编写顶层文件或者画原理图，例化“nios0”电路系统

(6)分配管腿

(7)电路硬件编译

第3篇：专用集成电路设计方法范文

对于这类比较器的设计,减小失调电压是一个大的设计挑战,常用的技术有输入失调存储和输出失调存储等。在文献[10]中,介绍了同时采用输入失调存储和输出失调存储两种技术的自动归零高速比较器。以上文献介绍的比较器的输出级都是由使用正反馈环的高速锁存器组成的,但是,对于连续时间的鉴别器,其输出级需要采用电流放大器来代替[11],因为光电探测器的输出多为电流信号,所以电流模式的比较器[12]在前端电子中也比较受欢迎。在上述文献中,提出采用正反馈机制来提高电流镜的响应速度。对于光电探测器,输出电流的幅度和它们下降沿的斜率与入射的电荷数有关。入射的电荷数不同,下降沿的斜率也不同,这将导致一个称为“时间偏移”的误差。时间移步是探测器前端电子的固有误差,可以通过测量测得,并通过非在线的程序纠正。但是,采用恒比定时鉴别器的在线校正是另一个解决方案。峰值探测采样和保持经过成形的脉冲波形包含了反映被探测器粒子的能量信息,为了完成能量测量,这个脉冲电压的峰值应该被探测、采样并保持,为后续的数字化做准备。因此,峰值探测器是前端电子一个重要模块。目前,峰值探测有三种常用的方法。第一种是对于经过CR-RC成形或半高斯成形的脉冲,可以用一个固定的延迟信号来采样峰值电压[13]。这是因为,对所有输入电荷量级,经过调制的脉冲都有相同的成形时间。可以利用鉴别器采样到的时间标记信号经过一个精确的延时电路来实现。这种方法一般采用一个采样信号控制的开关-电容模拟存储器来实现,精确延时采用一个单稳态电路(Monostablecir-cuit)实现。第二种是,峰值电压可采用一个专用的峰值跟踪采样保持电路[14],这样峰值的探测与时间标记无关。第三种是借助于高速ADC采样成形过的脉冲电压,然后采用拟合算法恢复这个重建脉冲,并算出其最高点的电压[15]。这种电路是新颖的前端电子,目前还在实验阶段。模拟-数字转换随着VLSI和计算机科学的发展,前端电子也进入了“尽快进入数字世界(Godigitalassoonaspossible)”的时代,这种需求推动了高分辨率、高速和低功耗的ADC的开发。近年来,集成ADC技术的发展使得将ADC集成到前端读出ASIC中成为一种可能,因此,信号数字化成为前端电子开发中的一个重要部分。这里,模拟-数字转换指的是将模拟电压信号转换成数字信号的操作。模拟到数字的转换一般包括两部分:采样/保持(S/H)操作和数字量化。对于一个时间连续的输入信号Vin,ADC输出一系列数字码。对于辐射探测器应用,多通道和高于6位的动态范围是很平常的,选择一个合适的ADC用于特殊应用是一个非常困难的工作,现在很多ADC结构都可以作为候选。在文献[16]中,作者调查了过去20年中将近1000个商业ADC的指标和性能,给出了不同结构ADC的特点和应用场合。对于PET前端电子系统,快闪(Flash)结构一般被排除在外,虽然它能够获得超高速,但是其消耗的大功率和电路面积大不符合前端电子系统中需要的高分辨率和多通道要求。半快闪(Half-Flash)和流水线(Pipeline)结构是很多现代商业ADC的基础,能很好地满足要求,但是这些ADC,特别是在很好的微分非线性需要的情况下,设计复杂度较大。逐次逼近ADC设计相对简单,但是如果需要大动态范围和好的线性度,它们的面积让人望而却步。Σ-ΔADC结构能够获得高达24位的分辨率,但是,它的速度一般限制在1MS/s以下。最后,单斜坡或Wilkinson结构的优势是低功耗和多通道,但是其采样率由分辨率和参考时钟频率限定,当时钟为100MHz,一个12位单斜坡ADC的采样率仅几百kS/s。Wilkinson结构非常适合于前端电子高分辨率多通道的要求,并且广泛应用于前端电子系统中。时间-数字转换TDC是量化两个信号(定义为“Start”和“Stop”)之间的微小时间间隔并提供这个时间间隔的数字信号表示的基本电子器件,它的功能如同一个量化电压的ADC,只是TDC处理的模拟量是时间,而ADC处理电压信号。其概念和转换曲线如图5(a)和(b)所示,所测时间间隔为Start信号和Stop信号上升沿50%处的相位差。在图5(c)中,输入模拟量为时间,输出量为二进制数字码。由于受到非匹配和噪声的影响,实际的转换曲线一般偏移理想的曲线并生成量化误差。

PET前端读出电路芯片的研究进展

上个世纪80年代后期,专用集成电路技术开始应用于PET成像系统的前端电子中,前端读出电路的设计与具体的应用、所用的探测器模块和总体的系统性能相关,因而,开发前端电路芯片对专用集成电路设计者来说是一项全定制的复杂工作。早期PET用VLSI研究早在1988年,文献[23]介绍了PET成像前端的VLSI体系结构,但是,没有发现所提结构的进一步实现的报告,原因是第一代PET是一个二维成像仪器,不需要复杂的前端电子。5年后,应用于高分辨率PET扫描仪的数字前端电子专用集成电路实现由D.Newport等人发表[24],该专用集成电路由37000门数字电路组成,采用1μmCMOS门海工艺实现,前端电子的组织依旧是采用离散器件组成的电路在PCB上实现。用于PMT的专用集成电路1997年,W.Wai-hoi等人介绍了采用四象限PMT探测器阵列的可变场PET照相机的前端电子[25],这个工作建立了基于PMT的PET前端电子系统的基本结构,采用四象限PMT探测器阵列的PET系统是早期开发中的重要一支。2002年,B.Swann等人介绍了一款用于这个PET系列的全定制混合信号CMOS集成电路[26],所提出的芯片采用0.5μm的标准CMOS工艺用于LSO/PMT探测器模块,集成了前端读出电路和时间测量电路,其时间分辨率为312.5ps,这个值在当时是相当先进的,但是,能量数字化电路没有和其他模块一起集成。这个芯片的测量结果和特性在文献[27]中发表,基于这颗芯片的电子系统也兼容基于BGO的探测器模块。用于APD的专用集成电路1999年,文献[28]介绍了一个新颖的基于APD的探测器模块,用于多模PET/SPECT/CT扫描仪,这拉开了用于APD探测器的专用电路芯片的序幕。同时,小动物PET的概念也开始出现,一些科学家开始致力于这些系统的前端电子的开发。在2001年和2002年的IEEE核科学和医学成像国际会议上,大量文章涉及了APD前端信号处理芯片。在文献[29]中,M.L.Woodring等人介绍了一款基于APD的小动物PET前端读出芯片。另外,用于小动物PET的前端电子和数据采集方法也在文献[30-31]中得到报道。2004年,因为位置灵敏的APD比PMT具备更好的性能,致力于APD探测器的前端读出电路变得越来越重要。但是,APD生成的信号比PMT弱,以至于为PMT开发的传统技术不能直接用在APD的读出上。因而,需要开发新颖的前端电子,特别是低噪声的前端读出电路。文献[32-35]等主要介绍了基于APD的PET系统的低噪声前端电路和信号处理技术。这些贡献为后续的研究打下了坚实的基础。用于TOFPET的专用集成电路传统的PET成像系统中飞行时间信息只决定两个被探测的光子是否处于时间符合窗口来判断它们是否来自同一个湮灭时间,它不能用来决定响应直线上的两个光子源,因此,响应线上的所有位置发射的概率相同,飞行时间的信息不能为图像重建提供帮助。但是,TOFPET成像系统利用飞行时间差来更好的定位发射光子的湮灭位置[36-37]。具备“飞行时间”功能的PET需要一个时间-数字转换器(TDC)来测量两个光子从湮灭位置到晶体的时间间隔。由于需要高分辨率的时间甄别和诸如“时间偏移(TimeWalk)”等问题,使用高精度TDC需要考虑新颖的前端读出芯片的结构。文献[38]介绍了一个用于TOFPET的多通道读出专用电路芯片,该芯片可以获得105ps(FWHM)的固有时间精度。采用LYSO晶体和PMT的原型系统可以获得330ps的符合时间分辨率,采用22Na示踪剂和片上电荷积分电路能够获得13%的能量分辨率。用于带DOI的PET的专用集成电路对于某些PET来说,测量反应深度可以提供更精确的湮灭位置。文献[39]介绍了一款64通道的混合信号前端集成电路,用于读取基于LSO晶体和光电二极管的PET前端信号。这个PET需要测量反应深度(DOI,Depthofinteraction),每个通道由一个低噪声电荷灵敏放大器、一个CR-RC脉冲成形器和一个“胜者为王”(Winner-take-all)多路复用器。这个复用器能够选择有最大信号的通道,其好处是该模拟复用器不需要译码电路。J.F.Pratte等人在文献[40]中也介绍了一个快速成形放大器,应用于基于APD带DOI的PET/CT,电路采用0.35μm的标准CMOS工艺制造,获得1.49ns的时间分辨率。国内PET系统及前端读出芯片设计技术研究进展国内研究和开发PET成像系统晚于西方发达国家,但已经小有成就。在PET整机方面,中科院高能物理研究所[41]从1983年开始研制PET成像设备,三年后研制出第一台样机。1992年高能所与广州威达公司合作研制第一台两环PET,并于两年后交付医院临床使用,后来又对原有PET进行了升级改造。2005年,高能所研制成功第一台小型PET成像系统。其次,东软集团在2005年引进美国派斯通公司技术,成立“沈阳东软派斯通医疗系统有限公司”作为PET的生产研发基地,于2009年在沈阳研制成功东软Truesight系列PET,包括NSP-P8和NSP-P6C两个型号的产品,已经达到国际同类产品的先进水平,填补了我国在大型高尖端医疗装备领域的一项空白,并获得了美国FDA(美国食品药物管理局)认证。东软成为我国第一家能够生产并面向国际市场销售PET的公司[42]。另外,2010年12月23日,华中科技大学PET仪器开发与多模医学成像实验室研制的PET样机,是我国制成的第二台小动物PET样机,也是国内第一台从源头创新,自主开发的全数字化平板PET样机[43]。目前,国内中国科技大学、清华大学、湖南大学等开始了PET前端电子的研究。王永纲介绍了基于雪崩光电二极管(APD)阵列的PET探测器模块电子学[44]。相关文献[45-46]介绍了采用FPGA成功实现了模数转换电路(ADC)和时数转换电路(TDC)。另外,浙江大学、东南大学、四川大学等高校也开始了PET系统、图像重建和应用等方面的研究,但是没有单片集成的多通道前端读出和信号处理电路系列芯片的相关报道。西北工业大学嵌入式系统集成教育部工程研究中心于2007年4月开始启动生物医学成像应用的前端读出芯片研发项目,通过与法国斯特拉斯堡大学(UniversityofStras-bourg,France)合作,重点展开了PET成像系统前端读出电路芯片的研发。目前,已经研制了用于PET成像系统的低噪声多通道前端读出电路、高分辨率多通道TDC和ADC等原型电路芯片[47-49]。

PET前端读出芯片发展动态分析

近几年来,随着小动物PET的开发,时空分辨率变得越来越小,例如,MicroPET-II[50]的空间分辨率已经减小到1mm3,时间分辨率下降到500ps,这使得前端专用集成电路的设计越来越难。因而,需要新的前端电路结构和信号处理技术。J.D.Martinez等人在文献[51]中发表了他们关于PET成像高速数据采集和数字信号处理系统的工作,主要用于乳腺癌的探测和外科手术指导,这是首次提出采用数字信号处理器(DSP)来处理前端数据采集和处理,这个主意实际上激发了在PET前端电子集成DSP的趋势。关于这个主题的研究还可以在文献[15,52-53]中找到。这些新颖的电子包括:一是采用高速ADC和数字处理算法的流水线结构,其原理来自光传感器信号中的流水线处理技术采用的结构,在经过读出、成形和高速采样之后,前端信号采用数字滤波和专用算法进行能量和时间提取,在存储之前先进行数据处理和选择。这种方法也被P.Guerra等人提出[52],而且他们还介绍了高分辨率PET扫描仪的新颖嵌入式数字前端。这种方法最近被J.F.Genat等人再次提出,用于皮秒级时间测量。比较常用的其他方法,采用高速ADC和DSP技术可以获得几个皮秒的精度。二是集成前端能量测量电路、时间测量电路和模拟-数字接口的单片前端读出芯片,这样,每个前端读出芯片的能量和时间信息均为数字输出,这些数字信号可以简单和高效地读出,而且可以用FPGA和成像专用数字信号处理器来处理采集到的数据。相关的产品已经可从TexasInstruments公司找到[54]。另外,文献[55]中提出了一个多阈值电压采样和时间测量的数据处理方法。这种方法假定探测器输出信号可以建模成一个线性直线和指数曲线的数学模型,设置不同的阈值电压,可以采样到两个点之间的时间间隔,利用数字信号处理算法可以重建原始探测器输出信号,从而可以通过软件获得相应的能量和时间信息。

结论和展望

第4篇：专用集成电路设计方法范文

【关键词】微电子；延伸领域；发展方向

1.引言

微电子技术是随着集成电路，尤其是大规模集成电路发展起来的一门新技术。微电子产业包括系统电路设计，器件物理，工艺技术，材料制备，自动测试及封装等一系列专门的技术的产业。微电子产业发展非常迅速，它已经渗透到了国民经济的各个领域，特别是以集成电路为关键技术的电子战和信息战都要依托于微电子产业。

微电子技术是微电子产业的核心，是在电子电路和系统的超小型化和微型化的过程中逐渐形成和发展起来的。微电子技术也是信息技术的基础和心脏，是当今发展最快的技术之一。近年来，微电子技术已经开始向相关行业渗透，形成新的研究领域。

2.微电子技术概述

2.1 认识微电子

微电子技术的发展水平已经成为衡量一个国家科技进步和综合国力的重要标志之一。因此，学习微电子，认识微电子，使用微电子，发展微电子，是信息社会发展过程中，当代大学生所渴求的一个重要课程。

生活在当代的人们，没有不使用微电子技术产品的，如人们每天随身携带的手机；工作中使用的笔记本电脑，乘坐公交、地铁的IC卡，孩子玩的智能电子玩具，在电视上欣赏从卫星上发来的电视节目等等，这些产品与设备中都有基本的微电子电路。微电子的本领很大，但你要看到它如何工作却相当难，例如有一个像我们头脑中起记忆作用的小硅片―它的名字叫存储器，是电脑的记忆部分，上面有许许多多小单元，它与神经细胞类似，这种小单元工作一次所消耗的能源只有神经元的六十分之一，再例如你手中的电话，将你的话音从空中发射出去并将对方说的话送回来告诉你，就是靠一种叫“射频微电子电路”或叫“微波单片集成电路”进行工作的。它们会将你要表达的信息发送给对方，甚至是通过通信卫星发送到地球上的任何地方。其传递的速度达到300000KM/S，即以光速进行传送，可实现双方及时通信。

“微电子”不是“微型的电子”，其完整的名字应该是“微型电子电路”，微电子技术则是微型电子电路技术。微电子技术对我们社会发展起着重要作用，是使我们的社会高速信息化，并将迅速地把人类带入高度社会化的社会。“信息经济”和“信息社会”是伴随着微电子技术发展所必然产生的。

2.2 微电子技术的基础材料――取之不尽的硅

位于元素周期表第14位的硅是微电子技术的基础材料，硅的优点是工作温度高，可达200摄氏度；二是能在高温下氧化生成二氧化硅薄膜，这种氧化硅薄膜可以用作为杂质扩散的掩护膜，从而能使扩散、光刻等工艺结合起来制成各种结构的电路，而氧化硅层又是一种很好的绝缘体，在集成电路制造中它可以作为电路互联的载体。此外，氧化硅膜还是一种很好的保护膜，它能防止器件工作时受周围环境影响而导致性能退化。第三个优点是受主和施主杂质有几乎相同的扩散系数。这就为硅器件和电路工艺的制作提供了更大的自由度。硅材料的这些优越性能促成了平面工艺的发展，简化了工艺程序，降低了制造成本，改善了可靠性，并大大提高了集成度，使超大规模集成电路得到了迅猛的发展。

2.3 集成电路的发展过程

20世纪晶体管的发明是整个微电子发展史上一个划时代的突破。从而使得电子学家们开始考虑晶体管的组合与集成问题，制成了固体电路块―集成电路。从此，集成电路迅速从小规模发展到大规模和超大规模集成电路，如图1所示。

图1 集成电路发展示意图

集成电路的分类方法很多，按领域可分为：通用集成电路和专用集成电路；按电路功能可分为：数字集成电路、模拟集成电路和数模混合集成电路；按器件结构可分为：MOS集成电路、双极型集成电路和BiIMOS集成电路；按集成电路集成度可分为：小规模集成电路SSI、中规模集成电路MSI、大规模集成电路LSI、超导规模集成电路VLSI、特大规模集成电路ULSI和巨大规模集成电路CSI。

随着微电子技术的发展，出现了集成电路（IC），集成电路是微电子学的研究对象，其正在向着高集成度、低功耗、高性能、高可靠性的方向发展。

2.4 走进人们生活的微电子

IC卡，是现代微电子技术的结晶，是硬件与软件技术的高度结合。存储IC卡也称记忆IC卡，它包括有存储器等微电路芯片而具有数据记忆存储功能。在智能IC卡中必须包括微处理器，它实际上具有微电脑功能，不但具有暂时或永久存储、读取、处理数据的能力，而且还具备其他逻辑处理能力，还具有一定的对外界环境响应、识别和判断处理能力。

IC卡在人们工作生活中无处不在，广泛应用于金融、商贸、保健、安全、通信及管理等多种方面，例如：移动电话卡，付费电视卡，公交卡，地铁卡，电子钱包，识别卡，健康卡，门禁控制卡以及购物卡等等。IC卡几乎可以替代所有类型的支付工具。

随着IC技术的成熟，IC卡的芯片已由最初的存储卡发展到逻辑加密卡装有微控制器的各种智能卡。它们的存储量也愈来愈大，运算功能越来越强，保密性也愈来愈高。在一张卡上赋予身份识别，资料（如电话号码、主要数据、密码等）存储，现金支付等功能已非难事，“手持一卡走遍天下”将会成为现实。

3.微电子技术发展的新领域

微电子技术是电子科学与技术的二级学科。电子信息科学与技术是当代最活跃，渗透力最强的高新技术。由于集成电路对各个产业的强烈渗透，使得微电子出现了一些新领域。

3.1 微机电系统

MEMS（Micro-Electro-Mechanical systems）微机电系统主要由微传感器、微执行器、信号处理电路和控制电路、通信接口和电源等部件组成，主要包括微型传感器、执行器和相应的处理电路三部分，它融合多种微细加工技术，并将微电子技术和精密机械加工技术、微电子与机械融为一体的系统。是在现代信息技术的最新成果的基础上发展起来的高科技前沿学科。

当前，常用的制作MEMS器件的技术主要由三种：一种是以日本为代表的利用传统机械加工手段，即利用大机械制造小机械，再利用小机械制造微机械的方法，可以用于加工一些在特殊场合应用的微机械装置，如微型机器人，微型手术台等。第二种是以美国为代表的利用化学腐蚀或集成电路工艺技术对硅材料进行加工，形成硅基MEMS器件，它与传统IC工艺兼容，可以实现微机械和微电子的系统集成，而且适合于批量生产，已成为目前MEMS的主流技术，第三种是以德国为代表的LIGA（即光刻，电铸如塑造）技术，它是利用X射线光刻技术，通过电铸成型和塑造形成深层微结构的方法，人们已利用该技术开发和制造出了微齿轮、微马达、微加速度计、微射流计等。

MEMS的应用领域十分广泛，在信息技术，航空航天，科学仪器和医疗方面将起到分别采用机械和电子技术所不能实现的作用。

3.2 生物芯片

生物芯片（Bio chip）将微电子技术与生物科学相结合的产物，它以生物科学基础，利用生物体、生物组织或细胞功能，在固体芯片表面构建微分析单元，以实现对化合物、蛋白质、核酸、细胞及其他生物组分的正确、快速的检测。目前已有DNA基因检测芯片问世。如Santford和Affymetrize公司制作的DNA芯片包含有600余种DNA基本片段。其制作方法是在玻璃片上刻蚀出非常小的沟槽，然后在沟槽中覆盖一层DNA纤维，不同的DNA纤维图案分别表示不同的DNA基本片段。采用施加电场等措施可使一些特殊物质反映出某些基因的特性从而达到检测基因的目的。以DNA芯片为代表的生物工程芯片将微电子与生物技术紧密结合，采用微电子加工技术，在指甲大小的硅片上制作包含多达20万种DNA基本片段的芯片。DNA芯片可在极短的时间内检测或发现遗传基因的变化，对遗传学研究、疾病诊断、疾病治疗和预防、转基因工程等具有极其重要的作用。生物工程芯片是21世纪微电子领域的一个热点并且具有广阔的应用前景。

3.3 纳米电子技术

在半导体领域中，利用超晶格量子阱材料的特性研制出了新一代电子器件，如：高电子迁移晶体管（HEMT），异质结双极晶体管（HBT），低阈值电流量子激光器等。

在半导体超薄层中，主要的量子效应有尺寸效应、隧道效应和干涉效应。这三种效应，已在研制新器件时得到不同程度的应用。

（1）在FET中，采用异质结构，利用电子的量子限定效应，可使施主杂质与电子空间分离，从而消除了杂质散射，获得高电子迁移率，这种晶体管，在低场下有高跨度，工作频率，进入毫米波，有极好的噪声特性。

（2）利用谐振隧道效应制成谐振隧道二极管和晶体管。用于逻辑集成电路，不仅可以减小所需晶体管数目，还有利于实现低功耗和高速化。

（3）制成新型光探测器。在量子阱内，电子可形成多个能级，利用能级间跃迁，可制成红外线探测器。

利用量子线、量子点结构作激光器的有源区，比量子阱激光器更加优越。在量子遂道中，当电子通过隧道结时，隧道势垒两侧的电位差发生变化，如果势垒的静电能量的变化比热能还大，那么就能对下一个电子隧道结起阻碍作用。基于这一原理，可制作放大器件，振荡器件或存储器件。

量子微结构大体分为微细加工和晶体生长两大类。

4.微电子技术的主要研究方向

目前微电子技术正朝着三个方向发展。第一，继续增大晶圆尺寸并缩小特征尺寸。第二，集成电路向系统芯片（system on chip，SOC）方向发展。第三，微电子技术与其他领域相结合将产生新产业和新学科，如微机电系统和生物芯片。随着微电子学与其他学科的交叉日趋深入，相关的新现象，新材料，新器件的探索日益增加，光子集成如光电子集成技术也不断发展，这些研究的不断深入，彼此间的交叉融合，将是未来的研究方向。

参考文献

[1]高勇，乔世杰，陈曦.集成电路设计技术[M].科学出版社，2011.

[2]常青，陶华敏，肖山竹，卢焕章.微电子技术概论[M].国防工业出版社，2006.

[3]王颖.集成电路版图设计与TannerEDA工具的使用[M].西安电子科技大学出版社，2009.

[4]毕克允.微电子技术[M].国防工业出版社，2000.

[5]于宝明，金明.电子信息[M].东南大学出版社，2010.

[6]王琪民，刘明候.秦丰华.微机电系统工程基础[M].中国科学技术大学出版社，2010.

第5篇：专用集成电路设计方法范文

10月28-29日,中国国际物联网(传感网)大会在国家传感网示范中心――无锡市隆重举行。大会以“迎接智能时代”为主题,分设“物联网技术及商业应用高峰论坛”和“物联网投融资高峰论坛”两场论坛。

在物联网技术及商业应用高峰论坛上,物联网技术应用和城市智能化将成为全球物联网产业大玩家们关注的焦点。思科全球高级副总裁白高麟博士,蓝色巨人IBM公司大中华区董事长钱大群先生,全球芯片业的老大――英特尔公司中国区董事总经理陈伟博士,西门子中国研究院院长徐亚丁博士,全球最大的软件企业微软大中华区首席技术执行官张湘辉博士,本土著名安防企业博康集团总裁李璞先生,传感领域全球著名的企业村田公司中国区副总裁孙泉先生悉数到场,深度解析物联网产业发展方向、趋势和面临的挑战,探讨政府如何通过发展物联网产业推动产业升级物联网核心技术及发展方向、物联网技术商业化、企业如何通过应用物联网技术改造传统产业。

大会同期举行“2010中国物联网技术及产品展”,IBM、微软、中国移动、中国电信、中国联通、国家广电、华为、大唐、东软、用友等著名企业纷纷参展,展会围绕“采集、传输、处理、应用”四大核心领域,全面展示物联网产业链上各个关键环节的新技术、新产品、新装备、新工艺和新的解决方案,展示物联网在工业、电力、物流、交通、安防、环保、医疗、银行、广电、家居等领域的全新应用。

2010亚洲国际动力传动

与控制技术展览会上海召开

2010亚洲国际动力传动与控制技术展览会(简称PTCASIA)与2010亚洲国际物流技术与运输系统展览会(简称亚洲物流展)于10月25-28日在上海新国际博览中心隆重举行。

自1991年以来,亚洲国际动力传动与控制技术展览会已连续成功举办十四届,确立了其在该领域中的国际地位并成为目前同类展会中亚洲最大、世界第二大的国际知名品牌展览会。自创办以来,PTC AISA展出面积不断扩大,专业观众成倍增加,已成为全球基础零部件行业重要的展示交易平台。而中国市场的无限商机无疑将成为PTC ASIA取得更多辉煌的巨大动力和保障!2009年,在全球遭遇金融危机的袭击下,PTC ASIA逆势而上,以1,307家展商、71,000平方米的展出面积在茫茫商海中树起行业发展风向标!来自全球90多个国家和地区的47,330名专业观众更为展商带来了最切实的商业收益和最具价值的现场沟通!

2010年,PTC ASIA以更多热点话题和创新服务给观众带来了超越想象的收获:超过1500家展商、来自德国、意大利、美国、英国、法国、西班牙、韩国和中国台湾等的国际展团、80,000平方米展出面积、60,000余名专业观众及专业买家参加了本次展会。

博通收购4G移动芯片公司Beceem

博通(Broadcom)已经宣布收购Beceem Communications,进军智能手机、电脑和消费电子产品无线连接市场。Beceem是一家第四代(4G)无线通信系统的半导体平台专业供应商。

博通预计将向这家位于美国加州的Beceem支付约3.16亿美元,这笔交易将使得博通的业务从3G/2G迅速延伸至新兴的4G市场。

Beceem生产的芯片用于LTE和WiMax网络,属于第四代无线半导体技术。博通已经开发了苹果iPad及手机、家庭网络和无线基础设施数据传输芯片,随着电子设备的旺盛需求,其收入一直在强劲增长。博通公司表示,收购Beceem将使公司有能力“加快向市场提供”集成的廉价4G设备。

MIPS科技加入台积电IP联盟

美普思科技公司近日宣布,已加入台积电(TSMC)软IP联盟计划(Soft IP Alliance Program),以加速客户的产品上市时间。通过软IP计划,台积电将提供特定的设计文件与技术信息,使MIPS和其它联盟伙伴可针对台积电工艺技术优化 IP 内核。这些公司还将根据台积电的技术路线图展开合作,互相交流IP开发与工艺技术,以加快IP的准备就绪。

深圳市惠贻华普电子有限公司

新推出RF60技术平台

深圳市惠贻华普电子有限公司近日推出RF60技术平台 ,该平台集成了RF收发器的超低功耗MCU系统级芯片(SoC)(国际领先技术),为基于微处理器 (MCU) 的应用提供业界最高性能的单芯片射频 (RF) 系列。使射频设计变得简单、小巧、功能丰富和节能,AES128位加密协议使产品获得最新的安全保障.

在目前市场中,还大量存在使用声表面、高频管和编码芯片设计的单发射系统。这些小型系统都面临分立器件批次生产质量稳定性、线路面积无法适应更美观小巧结构、功能单一且不能灵活、不能重复使用不同频点应用。RF60正是针对这些缺陷解决,能适用27MHz～960MHz任意频点,小型单片系统能降低成本、简化生产。同时,带有AES128位加密计算,能很好符合汽车安防行业需要。

士兰微电子推出6-60V输入

1A大功率LED驱动芯片SD42528

近日,杭州士兰微电子公司推出了一款6~60V输入,1A大功率LED驱动芯片SD42528。该芯片是降压、恒流型LED驱动电路,采用了士兰微电子专为绿色节能产品所开发的高性能BCD工艺技术,单芯片集成LDMOS功率开关管,内置PWM调光模块和多重保护功能,具有很高的转换效率,适合于LED路灯,LED日光灯,LED景观照明等多种LED照明领域。

SD42528可应用于直流输入和交流输入等典型应用领域。直流输入典型应用中,宽输入电压范围宽达6V~60V,可以输出最大1A电流。输入电压为48V时,可串接 12个 LED,系统元器件非常少,仅需要7个元器件,非常适合应用于36V或48V电源系统。

Exar同时推出单双通道

1A降压型稳压器

Exar公司(纳斯达克:EXAR)近日了两款新产品- XRP6658 和XRP6668,分别是单通道和双通道的降压型转换器,带来每通道高达1安培的输出电流。这两款芯片的意味着Exar 在已倍受市场肯定的低压降压型稳压器产品线上又添新军。

XRP6658 and XRP666在极小的封装内集成了一路和两路高效率高性能的调节器,只需极少的元器件即可稳定工作由于静态电流低至15μA和30μA,这两款芯片无疑是同类产品中首屈一指的。”

莱迪思推出第三代混合信号器件PLATFORM MANAGER

莱迪思半导体公司近日宣布推出其第三代混合信号器件,Platform Manager系列。通过整合可编程模拟电路和逻辑,以支持许多常见的功能,如电源管理、数字内部处理和粘合逻辑,可编程Platform Manager能够大大简化电路板管理的设计。通过整合这些支持的功能,与传统方法相比,Platform Manager器件不仅可以降低这些功能的成本,而且还可以提高系统的可靠性,并提供很高的设计灵活性,最大限度地减少了电路板返工的风险。

飞兆半导体FAN5365

动态电压调节降压稳压器

今日,飞兆半导体公司 (Fairchild Semiconductor) 一款6MHz、800mA/1A的数字可编程降压稳压器产品FAN5365,具有出色的动态性能、高效率和小占位面积,成为系统工程师设计PMIC的理想互补产品。

FAN5365采用1.27mm X 1.29mm 的 9-bump WLCSP封装,是目前最小的6MHz DVS降压稳压器,相比先前解决方案的体积减小多达40%,成为智能手机、超移动PC、平板电脑和无线宽带热点设备等单一锂离子电池供电设备的理想内核处理器供电器件。

FAN5365是飞兆半导体全面广泛的DVS降压转换器产品系列的成员,可让工程师集成功能性、提升性能并减少设备尺寸及总体组件数目,从而推动设计创新。

新唐科技推出首颗Cortex-M0核心的NuVoice语音处理ICN572

新唐科技引领业界推出第一颗以ARM Cortex-M0为核心架构,专为语音处理的IC-NuVoice N572.N572 包括ARM Cortex-M0,64KB flash,8KB SRAM,以及语音输出入所需之Pre-Amplifier,ADC,DAC,及功放.新唐高整合度NuVoice语音处理 IC- N572将可以降低成本并大幅简化系统设计。

NuVoice语音处理 IC N572 强大的运算能力可同时执行多个程序:如NuOne,NuSound 等高压缩比可用来储存长时间语音资料;语音变音增加趣味;watermark 可用来传递指令或讯息;语音识别增进互动…等等,这些算法可以组合以丰富您的产品,增进产品吸引力和竞争力。

Sonics拓展中国大陆和中国台湾业务,

并任命Mac Hale为亚洲运营副总裁

近日,智能型片上通信解决方案领先供应商美商芯网股份有限公司(Sonics, Inc.)宣布,公司计划拓展在中国大陆和中国台湾地区的业务,并任命James Mac Hale先生为亚洲运营副总裁。Sonics已经在台北设立了分区办事处,并在台北和上海这两个亚洲技术爆发能力最强的地区组建了本地团队,包括新招聘的技术销售支持员工以及销售代表,以帮助公司拓展现有的业务,并支持这两个地区不断扩大的客户群。

美光针对消费应用设备

推出V100微型投影引擎

美光科技 (Micron Technology Inc.) 宣布针对消费性视频与手机应用市场,推出首款兼具精巧体积与高画质效能的 V100 微型投影引擎 (V100 pico projector engine) 。V100采用美光创新的六边型像素相乘技术 (HPX) , 可达到视频输入讯号使用的最佳效率,满足微型显示所需,为微型投影仪与新的使用模式开启无限可能。

V100 微型投影仪引擎的FLCOS 微型显示面板涵盖了所有必须的图像处理,免去了增加额外处理器的需求,因而提供了能耗与成本优势。

LSI推出业界首款

6Gb/s SAS交换机SAS6160

近日,LSI 公司面向渠道客户推出业界首款 6Gb/s SAS交换机。该款 LSI SAS6160 交换机可将多个服务器连接到一个或多个独立的外部存储系统,从而显著扩展 SAS 在直连存储 (DAS) 环境中的功能。6Gb/s SAS 交换机为客户提供了高性能、低成本且简便易用的存储网络选择,支持云计算、数据中心以及托管主机应用环境中的机架式服务器和存储设备。

LSI SAS 交换机可实现多个服务器的资源共享,并通过 SAS 分区对资源进行高效管理,从而不但能够帮助客户优化存储资源利用率,减少存储孤岛的现象,而且还能显著简化存储管理、备份以及升级。

LinearRF至数字微型

模块接收器LTM9004和LTM9005

凌力尔特公司 (Linear Technology Corporation) 推出两款突破性的 RF 至数字微型模块 (uModule) 接收器 LTM9004 和 LTM9005,这些器件集成了 3G 和 4G 基站接收器 (WCDMA、TD-SCDMA、LTE ... 等等) 以及智能天线 WiMAX 基站的关键组件。这些集成的微型模块接收器极大地减少了所占用的电路板空间,在一个便于使用的小型封装中集成了 RF 混频器 / 解调器、放大器、无源滤波以及 14 位、125Msps ADC。LTM9004 采用直接转换架构,具有 I/Q 解调器、低通滤波器和两个 ADC。而 LTM9005 采用 IF 采样架构,具有下变频混频器、SAW 滤波器和一个 ADC。这种高集成度实现了较小的电路板尺寸或通道数较高的系统,缓解了与信号的分离和路径选择有关的问题,并显著地缩短了设计和调试时间。这些接收器借助了多年的信号链路设计经验,并采用了易用型 22mm x 15mm μModule 封装。

Lantiq全球首款带有

内置光控电路的GPON系统级芯片

近日,领先的宽带接入和家庭网络技术供应商领特公司(Lantiq)宣布:推出世界首款带有内置光控电路的千兆位无源光网络(GPON)系统级芯片(SoC),该芯片应用于光网络单元(ONU)或光网络终端(ONT)。在该系列新型FALC ON器件上集成的特性使GPON ONU/ONT制造商们能够将光学元件的物料成本(BOM)降低达40%,同时还可降低系统功耗、提升光网络的整体鲁棒性以及缩小ONU/ONT网络设备的尺寸。 基于Lantiq GPON SoC的ONU/ONT设备的功耗比欧盟社会责任守则(European Code of Conduct)2011年目标所要求的还低65%,同时也低于当前拟议的2013年效率要求。凭借一个仅仅为17×17mm的芯片封装,该器件能够实现非常小尺寸的产品解决方案。

安捷伦46款

新型PXI和AXIe产品

安捷伦科技公司近日46款新型PXI和AXIe产品,将测试与测量系列产品扩展到模块化产品领域。新产品将安捷伦测量专业技术――包括先进的测量软件和高性能的硬件――引入到模块化产品中,同时提供之前在模拟、数字、微波、射频和光波测试技术方面不具备的新功能。

安捷伦推出的46款PXI和AXIe产品包括数字转换器、任意波形发生器、数字示波器、数字万用表(DMM)和一系列开关。模块包括IVI-C、IVI-COM和LabVIEW(G)软件驱动程序,以及增强型输入/输出(I/O)程序库。所有驱动程序均已针对需要高性能、高速度和高吞吐量的测试应用进行了优化。

扬智科技推出新升级版

M3701E机顶盒芯片组

2010 杭州ICTC展会上,扬智科技(ALi Corporation),携“M3701E第二代高清有线数字电视机顶盒解决方案”,与iPanel共同参展。做为扬智本次展出的主打产品M3701E,是一款同时具备高清、性能先进、灵活等诸多优势的机顶盒平台。具有双调谐器通道的M3701E支持有线数字电视多格式视频标准,支持将标清向上转换为高清视频HDMI播出;Ethernet接口可以对接“三网融合”的技术要求;PVR功能及丰富的接口扩展能力,为下一代广播电视网络(NGB)预留了足够的开发空间。

华虹NEC出席2010年中国通信集成

电路技术与应用研讨会

为进一步推进通信专用集成电路技术的发展与进步,2010(第八届)中国通信集成电路技术与应用研讨会于近日在武汉隆重召开,上海华虹NEC电子有限公司(“华虹NEC”)应邀出席了此次活动。

作为世界领先的晶圆代工企业,华虹NEC专注的嵌入式非挥发性存储以及射频等特色工艺被广泛应用于各类通信产品,公司市场副总裁高峰先生在会上发表了 “华虹NEC与中国通信集成电路产业共成长”的主题演讲,他介绍说,近年来中国通信产业快速发展,新的市场契机不断涌现,华虹NEC始终以市场需求为导向,紧跟热点应用及技术趋势,在通信产品代工领域取得不俗成绩。目前公司正在大力研发国际先进的0.13微米SiGe BiCMOS技术,今后将继续开发性价比更高的射频工艺技术平台,以期实现高端无线通信芯片的国产化。

此次会议促进了集成电路上下游企业在通信领域的沟通合作,华虹NEC将持续加强技术升级创新和业务开拓,以更先进的技术和更优质的服务,与客户共同迎接通信产业的新一轮发展!

英飞凌向中国通信市场

推出新一代LDMOS晶体管

英飞凌最近宣布推出全新的PTFB系列LDMOS晶体管,可供设计宽频无线网络基站的高功率LDMOS晶体管系列产品,新型晶体管的单管输出功率高达300W,完全支持由3G发展为4G无线网络所需的高峰值对均值功率比(peak to average power ratio)以及高数据传输速率规格。PTFB系列系列产品所提供的高增益及高功率密度,主要应用在1.4-2.6GHz频带中。如此将可使用体积减少30%的器件,设计更小型且成本更低的功率放大器。高峰值功率非常有助于设计Doherty放大器,以及减少其它架构中的零件数量。

恩智浦推出EM773电能计量芯片

恩智浦半导体近日宣布正式推出EM773电能计量芯片,这是全球首款非计费式电能计量用32位ARM解决方案。近年来,电力企业和管理部门纷纷采用先进计量基础设施(AMI)和智能仪表来推行更为精确合理的计价模式和资费标准,鼓励用户相应调整其能源消耗方式。恩智浦的EM773电能计量芯片突破了传统的计费概念,使系统设计人员能够方便地将电能计量功能整合到几乎任何类型设备中,为终端用户提供更方便直观的用电信息。EM773芯片作为计量引擎,具有自动单相电能计量功能,其API指令可极大地简化非计费式计量应用的设计工作。恩智浦EM773采用了ARM Cortex-M0处理器。

德州仪器推出业界最快的

单内核浮点DSP

近日,德州仪器 (TI) 宣布在现有数字信号处理器 (DSP) + ARM? 产品的成功基础上推出 C6A816x IntegraTM DSP + ARM 系列处理器。C6A816x Integra DSP + ARM 处理器不但可提供高达 1.5 GHz 的业界最快单内核浮点与定点 DSP 性能,而且还集成性能高达 1.5 GHz 的业界最快单内核 ARM CortexTM-A8 内核。Integra DSP + ARM 的组合架构堪称理想架构,因为 DSP 可专门用于处理密集型信号处理需求、复杂的数学函数以及影像处理算法,而 ARM 则可用于实现图形用户界面 (GUI)、网络连接、系统控制以及多种操作系统下的应用处理。这些操作系统包括 Linux、Microsoft?Windows? Embedded Compact 7 以及 Android 等。

中兴新型高端以太网交换机

选用赛普拉斯72-Mbit SRAM

SRAM市场的领导者赛普拉斯半导体公司近日宣布,全球领先的通讯设备和网络解决方案供应商中兴公司在其新型ZXCME 9500系列以太网交换机中选用了赛普拉斯的QDRTMII+ (四倍速TM) SRAM器件。赛普拉斯的65-nm 72-Mbit QDRII+ SRAM能在目前市场上最快的550MHz的时钟频率下工作,且拥有市场上最宽泛的产品选择范围,并能提供业界最多的参考设计。

除了以太网交换机之外,72Mbit器件还是因特网核心和边缘路由器、3G基站、安全路由器的理想选择,还能提升医学成像和军事信号处理系统的性能。这一系列的器件与90纳米SRAM管脚兼容,因而网络应用客户能在不改变电路板设计的情况下提升性能并增加端口密度。

安凯AK98移动多媒体应用处理器

安凯微电子在日前召开的“IC China 2010”上了最新研发成果――AK98移动多媒体应用处理器,获得了现场的广泛关注。

AK98移动多媒体应用处理器基于ARM926EJ内核,集成度高、功耗低。采用了大容量的L2 Cache和支持32bit DDR2 SDRAM,整体性能显着提升。此芯片还集成了Ethernet的MAC模块,降低了硬件器件的BOM成本。在存储方面,支持最新的eMMC Nandflash,可以提供系统的稳定性,延长产品的使用寿命。据安凯微电子总经理万享博士介绍,AK98主要针对平板电脑、上网本(MID)、学习电脑、高端学习机、高清播放器、智能手机等市场领域,尤其满足物联网发展需要。

MIPS处理器内核助Sequans

开发下一代移动解决方案

美普思科技公司(MIPS Technologies, Inc.)日前宣布,4G芯片供应商Sequans Communications已选用MIPS32TM M14Kc可合成处理器内核开发下一代移动解决方案。M14K系列是首款采用microMIPS指令集架构(Instruction Set Architecture,ISA)的内核系列,可保持MIPS32架构98%的高性能,并至少缩小30%的代码尺寸,以显着降低芯片成本。

AMD首次在华展示APU芯片

明年推首款产品

AMD在买下显卡公司ATI之后就一直在寻求CPU和显卡处理芯片的融合,将CPU和GPU融合推出Fusion技术的APU芯片成为AMD的目标。AMD今日首次在华展示了APU芯片,并透露首款产品将在明年年初。

其中APU新品的代号将为针对超便携笔记本市场的“Ontario”产品,和针对入门级主流笔记本的“Zacate”。这两款APU芯片的CPU都将采用“Bobcat”架构。

融入GPU之后的APU产品最大的特点是高性能的图形处理能力,而目前已知的关于APU的信息是APU均支持DX11的显示技术。

祥硕科技自行研发之USB3.0 ASM1042 主控端芯片正式获得微软认证

祥硕科技(asmedia Technologies.)自行研发之USB3.0 主控端芯片ASM1042, 在获得微软(Microsoft)认证后,确保主控端驱动程序与微软Win7, Vista(32bit/64bit) 与WinXP的兼容性后,即将正式量交。

USB3.0主控端芯片在外商的垄断下,市场接受度一直未能普及。祥硕科技为国内USB3.0装置端产品第一个获USB-IF协会认证之厂商,并在装置端芯片组占有龙头地位,因此市场普遍看好其所推出之主控端芯片ASM1042在兼容性会比其它厂商有相对优势。

Sonics携手北京新岸线为其提供

片上网络IP解决方案和性能分析工具

日前,美商芯网股份有限公司(Sonics, Inc.)宣布,中国发展最快的创新型系统及硅提供商之一――北京新岸线公司(Nufront)已选择Sonics的片上网络IP解决方案和性能分析工具,来开发其全新的先进笔记本和平板电脑产品系列。新岸线公司面向移动计算机的高集成、低功耗SoC解决方案系列位列市场同类产品前茅,在性能和性价比方面属于行业最佳。新岸线将获得授权使用Sonics著名的SonicsMX低功耗片上网络以及高效的MemMax内存调度器。

Maxim推出用于HSPA和LTE的

LNA MAX2666/MAX2668

Maxim推出用于HSPA和LTE等高数据速率无线协议的低噪声放大器(LNA) MAX2666/MAX2668。每款LNA具有三种可编程增益状态,允许用户动态调节线性度和灵敏度,优化不同输入信号强度下的系统性能。当邻道信号的干扰很高时(这在移动设备中十分常见),可以调节增益以保持最佳的阻塞性能。MAX2666/MAX2668能够在各种输入信号条件下保证优异的系统性能,非常适合用于智能手机和平板电脑等基于HSPA/LTE的无线系统。

面向新兴市场的SoC与IP供给

新关系――SSIP 2010在沪召开

“SSIP 2010――IP重用技术国际研讨会”于近日在上海浦东东锦江索菲特大酒店召开。本次研讨会由上海硅知识产权交易中心(SSIPEX)以及上海市集成电路行业协会(SICA)主办,会议以“面向新兴市场的SoC与IP供给新关系”为主题,围绕“面对新兴市场下SoC设计对IP的需求”以及“IP设计验证新技术”等议题展开研讨。世界领先的IP核供应商,中国大陆以及台湾的重要IP供应商悉数参加本次峰会。ARM、Evatronix、Mentor、Cadence、SMIC、C*Core、IEEE、复旦大学等世界著名IP提供商、芯片制造商、设计公司的技术专家、业内的学者、政府官员及业内人士近200人参会,多家IP供应商、设计与设计服务就IP的技术交流与商务合作达成了初步的意向。

此次会议为国内外的IP供应商和IC设计企业之间提供了一个信息共享和商务沟通的平台,凭借此平台,双方共同畅谈中国IP市场的现状与需求,探讨IP/SoC的最新成果及其交换交易的商务模式,推动技术创新与商务合作,从而协助营造国内外的以IP为核心内容的合作创新环境的建立,以加速提升产业创新发展的能力,其成果必将为全国IC设计业乃至创意产业、先进制造业、现代服务业的又好又快发展注入创新要素和新的活力。

2010第二届集成电路设计企业

与市场分销商研讨会在苏州召开

近日,由中国半导体行业协会主办,苏州市集成电路行业协会、深圳华强电子网承办的“2010第二届集成电路设计企业与市场分销商研讨会”在苏州国际博览中心南部会议区隆重召开。本次分销商研讨会借助2010“第八届中国国际半导体博览会暨高峰论坛”(简称IC CHINA 2010)这个广阔的平台,是继“华强电子网,助力分销商”2009年第一届集成电路设计企业与分销商对接交流会在苏州成功举办后的又一次激情碰对。

在国民经济持续平稳发展和半导体产业触底回升的形式下,集成电路产业也呈现出整体发展良好的势头。近年来中国电子信息产业的快速成长,促成了中国本土集成电路(IC)设计企业的兴起,同时IC的销售模式也发生了变化,直销、销售以及与分销商紧密合作,分销商提供市场需求、定义产品,下产品订单和提供技术服务等多种模式并存。分销商在推广国产电子元器件方面的作用是极为显著的,与分销商合作能节省产品开发成本,缩短产品入市时间,也能借助分销商的渠道快速打开知名度,分销商的价值展现出的实力将带出电路设计企业、分销商、整机系统厂家更多的三赢局面。越来越多的IC设计企业已经认识到了分销商的价值,迫切地需要一个与分销商沟通合作的平台。集成电路设计企业与市场分销商研讨会正是这样一个为IC设计企业与分销商提供面对面交流、探讨、合作机会的服务平台,在2009年第一届成功召开后,许多IC设计企业与市场分销商已看到到了它的好处及行业引导作用。2010苏州分销商研讨会由华强电子网营销总监刘玉瑰主持,以设计企业与分销商代表演讲研讨、合作洽谈、企业形象及相关产品展示这三种形式进行,并采用圆桌式“一对一”的方式直接让设计企业与分销商、方案商直接、有针对性的进行合作交流。

目前,我国电子分销行业尚未形成规范化的局面,在分销渠道、账期、货款上存在着安全风险,且还要面临来自国际分销商的压力,这使得电子分销市场竞争愈来愈激烈,分销商利润越来越低。这些无疑对整个行业的发展是不利的,也是本土分销商面临的挑战,分销市场正处在整合变革的十字路口,分销变革势在必行。苏州分销商研讨会的及时召开应对了集成电路分销市场的变化需求,是电子产业迅速发展的重要产物。本次研讨会上,与会的设计企业和优秀的分销商、方案商将共同探讨未来集成电路设计与市场的分销状况及发展趋势,对未来分销行业的发展变革、定位进行指导,促进产业健康、有序发展。

第五届惠瑞捷年度

第6篇：专用集成电路设计方法范文

EDA技术主要是指面向专用集成电路设计的计算机技术, 与传统的专用集成电路设计技术相比,其特点有：①设计全程，包括电路系统描述、硬件设计、仿真测试、综合、调试、软件设计，直至硬件系统都由计算机完成；②设计技术直接面向用户，即专用集成电路的被动使用者同时也可能是专用集成电路的主动设计者；③专用集成电路的实现有了更多的途径，即除传统的ASIC器件外，还能通过FPGA、CPLD、ispPAC、FPSC等可编程器件来实现，本文主要就后者，简要介绍EDA技术及其应用最新近的一些发展。

由于在电子系统设计领域中的明显优势，基于大规模可编程器件解决方案的EDA技术及其应用在近年中有了巨大的发展，将电子设计技术再次推向又一崭新的历史阶段。这些新的发展大致包括这样6个方面：①新器件；②新工具软件；③嵌入式系统设计；④DSP系统设计；⑤计算机处理器设计；⑥与ASIC市场的竞争技术。以下将分别予以说明。

1.新器件

由于市场产品的需求和市场竞争的促进，成熟的EDA工具所能支持的，同时标志着最新EDA技术发展成果的新器件不断涌现，其特点主要表现为：

（1）大规模。逻辑规模已达数百万门，近10万逻辑宏单元，可以将一个复杂的电路系统，包括诸如一个至多个嵌入式系统处理器、各类通信接口、控制模块和DSP模块等装入一个芯片中，即能满足所谓的SOPC设计。典型的器件有Altera的Stratix系列、Excalibue系列；Xilinx的Virtex-II Pro系列、Spartan-3系列（该系列达到了90nm工艺技术）。

（2）低功耗。尽管一般的FPGA和CPLD在功能和规模上都能很好地满足绝大多数的系统设计要求，但对于有低功耗要求的便携式产品来说，通常都难于满足要求，但由Lattice公司最新推出的ispMACH4000z系列CPLD达到了前所未有的低功耗性能，静态功耗20微安，以至于被称为0功耗器件，而其它性能，如速度、规模、接口特性等仍然保持了很好的指标。

（3）模拟可编程。各种应用EDA工具软件设计、isp方式编程下载的模拟可编程及模数混合可编程器件不断出现。最具代表性的器件是Lattice的ispPAC系列器件，其中包括常规模拟可编程器件ispPAC10；精密高阶低通滤波器设计专用器件ispPAC80；模数混合通用在系统可编程器件ispPAC20；在系统可编程电子系统电源管理器件ispPAC-POWER等等。

（4）含多种专用端口和附加功能模块的FPGA。例如Lattice的ORT、ORSO系列器件，含sysHSI SERDES技术的FPGA具有通信速度高达3.7Gbps的SERDES背板收发器，其中内嵌8b/10b编解码器，以及超过40万门的FPGA可编程逻辑资源；Altera的Stratix、Cyclone、APEX等系列器件，除内嵌大量ESB（嵌入式系统块）外，还含有嵌入的锁相环模块（用于时钟发生和管理）、差分低压串行口（用于网络通信）、嵌入式微处理器核等。此外，Stratix系列器件还嵌有丰富的DSP模块。

2.新工具软件

为了适应更大规模FPGA的开发，包括片上系统和DSP的开发，除了第三方EDA公司不断更新的通用EDA工具外，主要PLD供应商也相继推出，并适时升级其EDA开发工具。

如Lattice公司从早期的Synario，升级到后来的ispEXPERT System、ispDesignEXPERT System、ispLEVER，直到现在的ispLEVER Advanced System通用EDA工具，可用于开发Lattice所有的FPGA、FPSC、CPLD和GDX器件。

Xilinx推出的最新设计环境是ISE 6.1i，其中增加了许多新的功能，如支持嵌入式系统的Linux开发，支持混合硬件描述语言综合设计流程、强化排错功能、ChipScope Pro实时调试器等等。此外还升级了用于软核嵌入式系统调试的工具Embedded Developmen Kit和基于FPGA的DSP开发环境System Generator for DSP。

同样，Altera也推出了适用于不同设计对象的EDA开发环境。其中QuartusII 3.0是一综合设计环境，被称为SOPC（可编程单片系统）升级环境，它承接了原来MaxplusII的全部设计功能和器件对象外还增加了许多新功能和新的FPGA器件系列，包括一些适用于SOPC开发的大规模器件。

相对于上述EDA工具，QuartusII含有许多更具特色和更强的实用功能，大致有以下几点：

（1）QuartusII与MATLAB/Simulink和Altera的DSP Builder，以及第三方的综合器和仿真器相结合，用于开发DSP硬件系统；

（2） QuartusII与SOPC Builder结合用于开发Nios嵌入式系统；

（3）QuartusII含实时调试工具、嵌入式逻辑分析仪SignalTapII。

随着逻辑设计复杂性的不断增加，在计算机上以软件方式的仿真测试变得更加耗费时间，而不断需要重复进行的硬件系统的测试同样变得更为困难。为了解决这些问题，设计者可以将一种高效的硬件实时测试手段和传统的系统测试方法相结合来完成。这就是嵌入式逻辑分析仪SignalTapII的使用。它可以随设计文件一并下载于目标芯片中，用以捕捉目标芯片内部设计者感兴趣的信号节点处的信号，而又不影响原硬件系统的正常工作。可以通过两种方式来使用SignalTapII，一种是直接使用QuartusII3.0中的SignalTapII；另一种方式是通过MATLAB的Simulink和DSP Builder来使用SignalTapII。DSP Builder中包含有SignalTapII模块，设计者可以使用此模块设置用于信号探察的事件触发器，配置存储器，并能显示波形。这可以使用Node模块来选择有待监测的信号。使用SignalTapII后，当触发器运行后，通常要占用部分内部RAM，因为在实际监测中，将测得的样本信号暂存于目标器件中的嵌入式RAM（如ESB）中，然后通过器件的JTAG端口和ByteBlasterII下载线将采得的信息传出，送于PC机进行分析。PC机中送达的数据是以文本文件的方式存储的，并可在Simulink图上显示波形；

（4）QuartusII含一种十分有效的逻辑设计优化技术，即设计模块在FPGA中指定区域内的逻辑锁定功能，LogicLock技术。

有FPGA开发经验的人都会有这样的体会，原来在硬件测试上十分成功的FPGA设计，结果在源代码并没有任何改变的情况下，仅仅是增加了一点与原程序毫不相干的电路描述，或甚至只改变了某个端口信号的引脚锁定位置，结果在综合适配后，原设计的硬件性能大为下降，如速度降低了，有时甚至无法正常工作。这时，如果比较改变设计前后的Floorplan图，会发现芯片内部资源的使用情况发生了巨大的变化。这表明，即使对原设计作极小的改变（更不用说对适配约束条件的改变），都会使适配器对原设计的布线（routing）和布局（placing）策略作大幅改变和调整。同时，当设计规模比较大时，人为很难直接介入布线/布局的优化。对于由许多基本电路模块构建成的顶层系统的FPGA开发，类似的问题将更加突出。例如，原来某一基本模块的FPGA硬件测试十分成功，包括工作性能、速度以及资源利用率等，但当将这些基本模块连接到一个顶层设计后，即使在同一FPGA中进行测试，也常发现各模块以及总系统的性能有所下降，甚至无法工作的情况。事实上，如果能在设计基本模块时，就固定其布线/布局的原方案，即使在顶层文件的总体适配时，也不改变原来基本模块的布线/布局及其原来的优化方案，就能很好地解决上述棘手的问题。对此，QuartusII提供了这一优秀的设计技术，即逻辑锁定技术。使用这一技术，可以将设计好的电路系统或某一底层模块约束到FPGA中某个指定的区域上，并固定原来的布线/布局方案。这样一来，对于一项较大设计中的某一底层模块，不但在顶层的软件描述上是一个子模块，而且在FPGA芯片中总体适配中，此模块在硬件上便类似于ASIC设计中的一个标准模块，始终能保持自己原来的布线/布局方案，从而在任何大系统中都能保持原有的电路性能，就像一个被调用的独立的元件一样，不会由于顶层系统布线/布局的改变而改变基本模块的布线/布局结构了。有了逻辑锁定技术，面对大系统的设计，工程师们就可以将构成大系统的各模块进行分别设计，分别优化它们的布线/布局，及适配约束，逐个地使它们分别获得最佳的工作性能，逐个优化并锁定它们的布线/布局方案，最后把它们连在一起形成性能优良的顶层系统。显然，逻辑设计锁定技术是SOPC单片系统优化设计及IP核成功拼装应用的有力保证。

（5）QuartusII含有将FPGA设计向ASIC设计无缝转移的高效的ASIC设计技术，即HardCopy技术，对此将在后面做更多的说明。

3.在FPGA中植入嵌入式系统处理器

目前最为常用的嵌入式系统大多采用了含有ARM的32位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能，但为了使系统更为完备、功能更为强大、对更多任务的完成具有更好的适应性，通常必须为此处理器配置许多接口器件，方能构成一个完整的应用系统，如除配置常规的SRAM、DRAM、Flash外，还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口等等。这样势必会增加整个系统的体积、功耗，降低了系统的可靠性。但是如果将ARM或其它知识产权核以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核来构成该嵌入式系统处理器的接口功能模块，就能很好地解决这些问题。对此，Altera和Xilinx公司都相继推出了这方面的器件。例如，Altera的Excalibur系列FPGA中就植入了ARM922T嵌入式系统处理器；Xilinx的Virtex-II Pro系列中则植入了IBM PowerPC405处理器。这样就能使得FPGA灵活的硬件设计和硬件实现更与处理器的强大的软件功能有机地相结合，高效地实现SOC系统。

但是，这种将IP硬核植入FPGA的解决方案存在5种不够完美之处：（1）由于此类硬核多来自第三方公司，FPGA厂商通常无法直接控制其知识产权费用，从而导致FPGA器件价格相对较高；（2）由于硬核是预先植入的，设计者无法根据实际需要改变处理器的结构，如总线规模、接口方式，乃至指令形式，更不可能将FPGA逻辑资源构成的硬件模块以指令的形式形成内置嵌入式系统的硬件加速模块（如DSP模块），以适应更多的电路功能要求；（3）无法根据实际设计需求在同一FPGA中使用指定数量的处理器核；（4）无法裁减处理器硬件资源以降低FPGA成本；（5）只能在特定的FPGA中使用硬核嵌入式系统，如只能使用Excalibur系列FPGA中的ARM核，Virtex-II Pro系列中的PowerPC核。

但是如果利用软核嵌入式系统处理器就能有效地解决上述不利因素。它们分别是Altera的Nios核与Xilinx的MicroBlaze。特别是前者，使上述5方面的问题得到全面的解决。

Altera的Nios核是用户可随意配置和构建的32位/16位总线（用户可选的）指令集和数据通道的嵌入式系统微处理器IP核，采用Avalon总线结构通信接口,带有增强的内存、调试和软件功能（C或汇编程序程序优化开发功能）；含由First Silicon Solutions（FS2）开发的基于JTAG的片内设备（OCI）内核（这为开发者提供了强大的软硬件调试实时代码，OCI调试功能可根据FPGA JTAG端口上接受的指令，直接监视和控制片内处理器的工作情况）。此外，基于QuartusII平台的用户可编辑的Nios核含有许多可配置的接口模块核，包括：可配置高速缓存（包括由片内ESB或外部SRAM或SDRAM，100M以上单周期访问速度）模块，可配置RS232通信口、SDRAM控制器、标准以太网协议接口、DMA、定时器、协处理器等等。在植入（配置进）FPGA前，用户可根据设计要求，利用QuartusII和SOPC Builder，对Nios及其系统进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。Nios核在同一FPGA中被植入的数量没有限制，只要FPGA的资源允许，此外Nios可植入的Altera FPGA的系列几乎没有限制，在这方面，Nios显然优于Xilinx的MicroBlaze。另外，在开发工具的完备性方面、对常用的嵌入式操作系统支持方面，Nios都优于MicroBlaze。就成本而言，由于Nios是由Altera直接推出而非第三方产品，故用户通常无需支付知识产权费用，Nios的使用费仅仅是其占用的FPGA的逻辑资源费。因此，选用的FPGA越便宜，则Nios的使用费就越便宜。

4.基于FPGA的DSP系统设计

在过去很长一段时间，DSP处理器（如TI的TMS320系列）是DSP应用系统核心器件的唯一选择。尽管DSP处理器具有通过软件设计能适用于不同功能实现的灵活性，但面对当今迅速变化的DSP应用市场，特别是面对现代通信技术的发展，早已显得力不从心了。例如其硬件结构的不可变性导致了其总线的不可改变性，而固定的数据总线宽度，已成为DSP处理器一个难以突破的瓶颈。DSP处理器的这种固定的硬件结构特别不适合于当前许多要求能进行结构特性随时变更的应用场合，即所谓面向用户型的DSP系统，或者说是用户可定制型（如利用Nios加FPGA资源构成的DSP硬核加速模块的DSP系统），或可重配置型的DSP应用系统（Customized DSP或Reconfigurable DSP 等，即利用FPGA的可重配置特性的DSP系统），如软件无线电、医用设备、导航、工业控制等方面。至于在满足速度要求方面，由于采用了顺序执行的CPU架构，DSP处理器则更加不堪重负。

面向DSP的各类专用ASIC芯片虽然可以解决并行性和速度的问题，但是高昂的开发设计费用、耗时的设计周期及不灵活的纯硬件结构，使得DSP的ASIC解决方案日益失去其实用性。

现代大容量、高速度的FPGA的出现，克服了上述方案的诸多不足。在这些FPGA中，一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、易于测试及硬件升级。

在利用FPGA进行DSP系统的开发应用上，已有了全新的设计工具和设计流程。DSP Builder就是Altera公司推出的一个面向DSP开发的系统级工具。它是作为Matlab的一个Simulink工具箱（ToolBox）出现的。Matlab是功能强大的数学分析工具，广泛用于科学计算和工程计算，可以进行复杂的数字信号处理系统的建模、参数估计、性能分析。Simulink是Matlab的一个组成部分，用于图形化建模仿真。DSP Builder作为Simulink中的一个工具箱，使得用FPGA设计DSP系统完全可以通过Simulink的图形化界面进行，只要简单地进行DSP Builder工具箱中的模块调用即可。值得注意的是，DSP Builder中的DSP基本模块是以算法级的描述出现的，易于用户从系统或者算法级进行理解，甚至不需要十分了解FPGA本身和硬件描述语言。

相比之下，常用的数字信号处理（DSP）的解决方案的问题有：（1）工作速度慢，如TMS320C5402/10/16的处理速度仅0.1GMACs，与其相关的“DSP实验开发系统”上的A/D、D/A的工作速度仅有40k Hz，属于语音频率范围。对于信号的采样和输出频率范围都比较低，能完成的实验项目非常少，大多数通信领域中的实验无法完成（如DDS、FSK等）。而FPGA系统的DSP处理速度可达70GMACs，相关的A/D、D/A的工作速度达数十至数百MHz，可达射频范围；（2）在数字通信领域，如软件无线电领域中将无能为力；（3）由于系统完全基于特定的DSP处理器，对于协议更新、通信格式改变、硬件工作模式切换等要求，硬件系统无法进行实时或非实时的重构，而FPGA具有重配置功能，因而十分容易实现；（4）尽管使用了JTAG调试手段，但本质上仍然沿用了传统的CPU调试方法，对于许多不同的DSP器件，将对应不同硬件结构、汇编语言和开发工具，因此开发设计技术难以标准化和规范化，开发效率极低；（5）难以纳入先进的SOC开发技术及相关的自顶向下的系统级设计及优化；（6）开发者只能被动地跟随和使用市场上已有的DSP器件，无法根据既定的设计系统的技术指标要求、结构特点、未来的硬件升级可能性、性价比估算等等必要因素设计自己的DSP硬件系统。然而基于FPGA和SOPC技术的现代DSP技术完全突破了传统DSP系统和设计技术的瓶颈，克服了传统方案的诸多劣势，在高频高速的DSP设计和应用领域拓展了自己全新的空间。现代DSP解决方案完全基于EDA特有的自顶向下的设计流程和高速的并行算法结构。设计方法可以从与硬件完全无关的系统级开始，首先利用Matlab强大的系统设计、分析能力和DSP Builder提供的模块（或IP核）完成顶层系统设计及系统仿真测试，然后通过DSP Builder中的Signal Compiler将Simulink模型文件自动转换成VHDL的RTL表述和工具命令语言（Tcl）脚本，再进行RTL级的功能仿真，并通过SOPC设计工具QuartusII进行综合、适配与时序仿真；最后形成对指定FPGA进行编程配置的POF和SOF文件，实现硬件DSP系统的仿真测试，其间可以将设定好的嵌入式逻辑分析仪SignalTapII和DSP硬件系统文件一同适配并下载到FPGA芯片中去，然后可在MATAB的Simulink窗口观测到通过JTAG口，来自SignalTapII测得的芯片中DSP硬件模块的实时工作波形，从而实现硬件仿真和调试的目的。最后，如有必要，可以将DSP硬件模块通过SOPC接口编辑成Nios嵌入式系统处理器的用户指令。显然，这一先进的设计技术终于使DSP技术在频率高端的数字信号处理走上了规范化、标准化、高效率和知识产权化的道路。

5.计算机处理器设计

EDA技术与FPGA在通信领域中的成功已是众所周知的事实了，而对于一般的处理器的实现也已司空见惯。如利用硬件描述语言设计嵌入式系统处理器、各类CPU或单片机等，并以软核的形式在FPGA中实现。但利用FPGA实现高性能的处理器，乃至超级计算机处理器的功能，不能不说是一项崭新的尝试。目前，尽管基于EDA技术的计算机处理器的FPGA实现尚未进入全面的商业化开发阶段，但其研究和应用的成果却不得不令人深感FPGA在这一领域中的巨大潜力和广阔的市场。

例如，美国Wincom Systems公司正在推出一款服务器中的处理器竟然是用Xilinx公司的FPGA设计成的。这款专为网站运行而设计的服务器尺寸仅有DVD播放机大小，工作能力却相当于甚至超过50台戴尔、IBM或SUN公司售价5000美元的服务器，其成本仅为2.5万美元。我们知道，传统的个人电脑及服务器通常都采用英特尔的奔腾处理器或SUN计算机系统公司的SPARC芯片作为中央处理单元，而Wincom Systems的这一产品却没有采用传统的微处理器，选用现场可编程门阵列（FPGA）芯片来驱动。尽管FPGA芯片的主频速度比奔腾处理器慢，但却可并行处理多项任务，即一个时钟节拍中并行完成多项工作，而微处理器一次仅能处理一项任务，即微处理器在每一时间节拍（如某一指令周期）中只能执行一条指令，完成一次操作。因此，Wincom Systems公司的服务器只需配置几个价格仅为2000多美元的FPGA芯片，便可击败SUN公司的服务器或采用英特尔处理器的电脑，达到该公司副总裁Douglas Henderson所说的，其服务器处理的速度比普通服务器快50到300倍。

此外，美国的TimeLogic公司也间接受益于FPGA芯片。戴尔和SUN公司生产的某些标准服务器也采用了Altera公司的FPGA芯片。TimeLogic公司对这些标准服务器加以改进后，生产了一种用于基因研究的高速处理设备。该公司总监Christopher Hoover说，他们的设备比原来的产品至少快1000倍！Annapolis Micro Systems公司也在其计算机电路板中集成了Xilinx的FPGA芯片，以提高产品性能。尽管这种产品的平均售价高达2.5万美元，但是其销售量却比以前翻了一番。而美国的BlueArc公司采用了FPGA开发出一种存储器产品，其存取速度比Network Appliance和EMC公司的竞争产品更快。MidStream Technologies公司则采用FPGA芯片为有线电视运营商开发视频流服务器。这款服务器采用了2片FPGA芯片，可同时提供425路视频流信号，比基于通用微处理器的服务器速度快得多。

特别是当利用那些嵌有功能强大的微处理器的FPGA（如Virtex-II Pro）构建服务器中的处理器时，该系统具备了巨大的硬件设计灵活性。例如一台网络服务器的FPGA中的可编程逻辑部分可以根据不同的标准进行订制，而不必为每个国家开发一种新的芯片。

不言而喻，在强大的EDA工具的帮助下，基于FPGA的处理器在一定程度上正在蚕食微处理器的市场。50多年前，匈牙利数学家Neumann提出了电脑的设计构想，即通过中央处理器从存储器中存取数据，并逐一处理各项任务。现在，通过采用可编程芯片取代微处理器，电脑可并行处理多项任务，改变了基于Neumann提出的电脑架构基本工作方式，从而为计算机设计领域突破已趋于速度极限的传统微处理器开辟了一条全新的道路。同时也正如Xilinx的首席执行官Willem Roelandts所说，“可编程芯片将掀起下一轮应用”。

以基于EDA开发技术的FPGA实现的处理器在超级计算机的设计中也将有其一席之地。传统的超级计算机应该是科技世界中的极品，其售价奇高、速度飞快，它集成了数以千计的微处理器。但这种超级计算机也浪费了非常多的芯片资源，每个处理器只能进行单任务操作，大部分功能难以充分发挥。如果采用FPGA来武装超级电脑，在发挥FPGA原有的并行工作的基础上，利用FPGA的可重配置特性，即针对不同的处理任务和算法模型，现场配置进FPGA相应处理器结构文件，从而使得同一硬件电路结构在不同的时间段，形成不同的等效硬件结构以高效地对付不同的处理任务。例如，此超级计算机某一段瞬间可以用于预报全球天气状况，下一时间则能用于根据某一公司的主要利率对冲情况来评估债券市场的风险，然后又可进入基因组合核对的分析，等等。

因此，不难理解，如Roelandts所说的，“我们认为下一代超级电脑将基于可编程逻辑器件”，他声称，这种机器的功能将比目前最大的超级电脑还要强大许多。EDA专家William Carter认为，只要EDA开发工具的功能允许，将有无数的证据证明FPGA具有这种神奇的能力，进而实现基于FPGA的超级电脑的开发。

美国的Star Bridge Systems公司声称已解决了这一问题。该系统公司采用了FPGA芯片和该公司自己的Viva编程语言开发出了“运行速度无与伦比”的“hypercomputer”。对该超级电脑进行测试的美国国家航空航天局（NASA）科学家表示，这一产品的性能令人过目难忘，但目前尚未达到实用阶段。其它公司或机构的研究人员，如美国加州大学伯克利分校和杨百翰大学（Brigham Young University）的研究员也正在设计基于FPGA的超级计算机，这些计算机可在运行中实现动态（现场）重配置，这对定位危险目标等军事应用和面容识别一类的计算密集型安全应用等需求不同硬件加速算法的多任务功能的实现十分有用。

6.与ASIC市场的竞争技术

尽管EDA技术开发对象是ASIC和FPGA，但它们在应用领域中的优势和劣势的对比历来十分鲜明。然而在近年来，随着EDA开发工具功能的不断加强，FPGA器件性能的提高，这种对比在许多方面正在趋于模糊。

一方面，相对于ASIC应用市场，具有竞争力的FPGA器件的出现，使FPGA原来在单片成本、逻辑规模和工作速度等方面相对于ASIC的劣势越来越小，而其巨大的灵活性、现场可配置性（相当于现场硬件升级或硬件重构）、良好的设计效率和成功率，使得FPGA成为ASIC市场竞争者的地位不断强化。Altera推出的Cyclone系列FPGA和Xilinx推出的Spartan-3系列FPGA都称为此类大规模可编程器件的代表。当然这只是一种间接的竞争与替代。

另一方面，通过强化EDA工具的设计能力，在保持FPGA开发优势的前提下，引入ASIC的开发流程，从而对ASIC市场形成直接竞争。这就是Altera推出的HardCopy技术。

HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。

与HardCopy技术相比，对于系统级的大规模ASIC开发，有不少难于克服的问题，其中包括开发周期长、产品上市慢、一次性成功率低、有最少的投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。例如，此类ASIC开发，首先要求可观的技术人员队伍、高达数十万美元的开发软件费用，和高昂的掩模费用，且整个设计周期可能长达一年。ASIC设计的高成本和一次性低成功率很大部分是由于需要设计和掩模的层数太多（多达十几层）。然而如果利用HardCopy技术设计ASIC，开发软件费用仅2000美元（QuartusII），SOC级规模的设计周期不超过20周，转化的ASIC与用户设计习惯的掩模层只有两层，且一次性投片的成功率近乎100%，即所谓的FPGA向ASIC的无缝转化。而且用ASIC实现后的系统性能将比以前在HardCopy FPGA上验证的模型提高近50%，而功耗则降低40%。一次性成功率的大幅度提高即意味着设计成本的大幅降低和产品上市速度的大幅提高。

第7篇：专用集成电路设计方法范文

人本管理是一种现代管理思想，强调管理必须以人为核心，以做好人的工作、充分调动人的积极性为根本，从而提高管理效率，实现预期目标[1]。人本管理的内涵包括：人本管理在思想上强调人性需要的满足，以达成人性需要的满足为管理目的，尊重每一个人；人本管理注重管理者自身修养的提高，要求管理者以人为本，以礼待人，通过以身作则来影响被管理者，建设高素质员工队伍；人本管理在管理过程中强调关心、理解和尊重他人，在尊重个人的基础上，凝聚人心人力；人本管理的方法注重通过教育和引导来达到管理的目的，调动人的主动性、积极性、创造性，挖掘人的潜能。人本管理是促进人全面发展的需要，是现代组织机构管理的必然要求，是促进组织机构发展的内在动力。

2自然科学研究机构管理的特点

要将人本管理理念真正落实到自然科学研究机构（简称“科研机构”）的管理中，首先要对科研机构管理定的“人”进行准确定位，把握其特点。

2.1自然科学研究人员的特点。自然科学研究人员（简称“科研人员”）普遍具有较高的学历层次，有较高的专业知识和科研能力，他们所从事科研工作属于创造性劳动，更多地追求自主性，要求宽松自由的工作环境，在工作场所、工作时间安排上不愿受过多的束缚；他们更多地追求自我价值的实现，追求更广的个人发展空间，并希望得到组织的认可和尊重；他们追求自身发展，对知识的更新和综合素质的提升有迫切需求，对进一步深造学习、进修培训表现出强烈的愿望；他们关注自身所处的工作环境，当发现环境不适合自己的发展，很可能会另谋出路，有较强的流动意愿；他们的工作过程具有复杂性和不可控特点，过程监控、过程考核难度较大。

2.2科研机构管理者的特点。科研机构管理者一般都是本专业的学术专家，在成为领导前也都是科研人员的一份子，对科研人员在专业素养、心理需求、价值观念及工作方式等方面的特殊性感同身受，但由于缺乏管理学专业背景，在管理过程中往往不能充分发挥管理的激励作用，不能与时俱进地进行管理模式的改革，导致科研人员在物质需求和精神需求上与科研机构相对保守的管理模式之间产生矛盾。

2.3科研机构基层管理人员的特点。科研机构基层管理人员（包括科研辅助人员）普遍没有系统的管理专业背景，没有接收过相关的岗前培训，在理论研究和经验总结上也鲜有深入探索，管理水平一般，创新意识不足；他们普遍得不到应有的理解和重视，工作任务繁杂，也得不到系统的培训，奖励竞争机制不健全，导致人员流动频繁，队伍不稳定，一定程度上影响了科研机构的总体发展。

3人本管理理念在自然科学研究机构管理中的应用建议

人本管理是高校管理的核心，自然科学研究机构作为高校的重要组成部分，实施人本管理是必要途径。科研机构领导需要根据本部门的实际情况，灵活运用人本理念，把尊重和关爱科研人员的人本管理落在实处，推动科研机构管理以人为中心的科学化。3.1切实加强制度建设。人本管理是尊重和关爱人，不是无约束的迁就，其根本落脚点是有序的规章，科研机构要把以人为本作为机构管理的核心内容，广泛听取建议和意见，建立和健全规章制度。在岗位责任制、人员流动机制、科研竞争机制等方面严格执行公平、公正、公开性原则。在制度保证的基础上，高效利用信息化手段开展管理工作，拓宽精细化管理覆盖面，将人本管理纳入互联网+时代。

3.2提高领导管理艺术。要发挥制度的最佳效用，决策者需要具备较高的理论水平和管理水平。科研机构管理者需加强管理理论知识的学习，提升自身沟通、执行和决策等能力，注重人本管理理念的熏陶，加强沟通艺术。在此过程中，促进关系型心理契约的确立、树立人员的主人翁意识是领导艺术的重要环节。良好的领导沟通能增强科研机构群体凝聚力、能协调成员的思想和行动、是协调科研机构内部关系的重要环节、是激励成员的一种重要手段。

3.3重视不同人员的培养。科研人员普遍具有高学历，但高学历并不代表高能力，且现代信息社会知识更新日新月异，能力要求扎实全面；科研管理的信息化、高效化也呼唤着基层管理人员综合能力的提升。科研机构在用人的同时也要养人，需有计划地组织业务培训，多层次开展学术交流活动，重视不同岗位人员的深造，全面提升各类人员的专业水平、知识结构和综合素养，组建一支素质高、能力强、懂技术、善管理、乐于奉献、勇于创新、稳定的团队。科研机构的发展需要学术造诣深、治学严谨、富有创新精神和科学管理能力的高级人才作为学术带头人，有计划的培养和选拔学术带头人在科研机构管理中尤为重要。

3.4完善职业发展规划管理。科研机构在整体发展规划的同时要充分了解成员的个人需求和发展意愿，为其成员提供充分施展才能的舞台，协助成员将个人的职业发展计划与组织发展规划紧密结合起来，达到组织人力资本需求与个人需求之间的平衡[3]，使之拧成一股劲向一个方向发力。以专业化、职业化标准推动基层管理队伍建设，提升基层管理人员的专业水平和综合能力，鼓励其加入科研团队中为科研工作的高效高质开展提供基础保障。

3.5实施有效的考评激励手段。科研工作不是短期内出成果的，因此摈弃原有的年度成果考评方式，以期间考评与年度考评相结合的模式更为合理。对于基层管理人员的考评也需要针对性地建立量化的指标体系，扩大评价的参与面，提高互评的频率，及时改进不足。此外适时采取负激励措施，实行岗位责任制与岗位流动并存，对严重影响组织整体发展的行为推行淘汰机制，给人以一定的危机感，促进成员自我提升。