集成电路设计的流程步骤精选(九篇)

前言：一篇好文章的诞生，需要你不断地搜集资料、整理思路，本站小编为你收集了丰富的集成电路设计的流程步骤主题范文，仅供参考，欢迎阅读并收藏。

第1篇：集成电路设计的流程步骤范文

关键词：集成电路设计企业；项目成本管理

中图分类号：F275 文献标识码：A

收录日期：2017年3月12日

一、前言

2016年以来，全球经济增速持续放缓，传统PC业务需求进一步萎缩，智能终端市场的需求逐步减弱。美国半导体行业协会数据显示，同年1～6月全球半导体市场销售规模依旧呈现下滑态势，销售额为1，574亿美元，同比下降5.8%。国内，经过国家集成电路产业投资基金实施的《国家集成电路产业发展推进纲要》将近两年的推动，适应集成电路产业发展的政策环境和投融资环境基本形成，我国的集成电路产业继续保持高位趋稳、稳中有进的发展态势。据中国半导体行业协会统计，2016年1～6月全行业实现销售额为1，847.1亿元，同比增长16.1%，其中，集成电路设计行业继续保持较快增速，销售额为685.5亿元，同比增长24.6%，制造业销售额为454.8亿元，同比增长14.8%，封装测试业销售额为706.8亿元，同比增长9.5%。

国务院在2000年就开始下发文件鼓励软件和集成电路企业发展，从政策法规方面，鼓励资金、人才等资源向集成电路企业倾斜；2010年和2012年更是联合国家税务总局下发文件对集成电路企业进行税收优惠激励。2013年国家发改委等五部门联合下发发改高技[2013]234号文，凡是符合认定的集成电路设计企业均可以享受10%的所得税优惠政策。近年来又通过各个部委、省、市和集成电路产业投资基金对国内的集成电路设计企业进行大幅度的、多项目的资金扶持，以期能缩短与发达国家的差距。因此，对于这样一个高投入、高技术、高速发展的产业，国家又大力以项目扶持的产业，做好项目的成本管理非常必要。

二、项目成本管理流程

ο钅康某杀竟芾硪话惴治以下几个环节：

（一）项目成本预测。成本预测是指通过分析项目进展中的各个环节的信息和项目进展具体情况，并结合企业自身管理水平，通过一定的成本预测方法，对项目开展过程中所需要发生的成本费用及在项目进展过程中可能发生的合理趋势和相关的成本费用作出科学合理的测算、分析和预测的过程。对项目的成本预测主要发生在项目立项申请阶段，成本预测的全面准确对项目的进展具有重要作用，是开展项目成本管理的起点。

（二）项目成本计划。成本计划是指在项目进展过程中对所需发生的成本费用进行计划、分析，并提出降低成本费用的措施和具体的可行方案。通过对项目的成本计划，可以把项目的成本费用进行分解，将成本费用具体落实到项目的各个环节和实施的具体步骤。成本计划要在项目开展前就需要完成，并根据项目的进展情况，实施调节成本计划，逐步完善。

（三）项目成本控制。成本控制是指在项目开展过程中对项目所需耗用的各项成本费用按照项目的成本计划进行适当的监督、控制和调节，及时预防、发现和调整项目进行过程中出现的成本费用偏差，把项目的各项成本费用控制在既定的项目成本计划范围内。成本控制是对整个项目全程的管控，需要具体到每个项目环节，根据成本计划，把项目成本费用降到最低，并不断改进成本计划，以最低的费用支出完成整个项目，达到项目的既定成果。

（四）项目成本核算。成本核算是指在项目开展过程中，整理各项项目的实际成本费用支出，并按照项目立项书的要求进行费用的分类归集，然后与项目成本计划中的各项计划成本进行比对，找出差异的部分。项目的成本核算是进行项目成本分析和成本考核的基础。

（五）项目成本分析。成本分析是指在完成成本核算的基础上，对整个完工项目进行各项具体的成本费用分析，并与项目成本计划进行差异比对，找出影响成本费用波动的原因和影响因素。成本分析是通过全面分析项目的成本费用，研究成本波动的因素和规律，并根据分析探寻降低成本费用的方法和途径，为新项目的成本管理提供有效的保证。

（六）项目成本考核。成本考核是指在项目完成后，项目验收考核小组根据项目立项书的要求对整个项目的成本费用及降低成本费用的实际指标与项目的成本计划控制目标进行比对和差异考核，以此来综合评定项目的进展情况和最终成果。

三、集成电路设计企业项目流程

集成电路设计企业是一个新型行业的研发设计企业，跟常规企业的工作流程有很大区别，如下图1所示。（图1）

集成电路设计企业项目组在收到客户的产品设计要求后，根据产品需求进行IC设计和绘图，设计过程中需要选择相应的晶圆材料，以便满足设计需求。设计完成后需要把设计图纸制造成光刻掩膜版作为芯片生产的母版，在IC生产环节，通过光刻掩膜版在晶圆上生产出所设计的芯片产品。生产完成后进入下一环节封装，由专业的封装企业对所生产的芯片进行封装，然后测试相关芯片产品的参数和性能是否达到设计要求，初步测试完成后，把芯片产品返回集成电路设计企业，由设计企业按照相关标准进行出厂前的测试和检验，最后合格的芯片才是项目所要达到成果。

对于集成电路设计企业来说，整个集成电路的设计和生产流程都需要全方位介入，每个环节都要跟踪，以便设计的产品能符合要求，一旦一个环节出了问题，例如合格率下降、封装不符合要求等，设计的芯片可能要全部报废，无法返工处理，这将会对集成电路设计企业带来很大损失。因此，对集成电路设计企业的项目成本管理尤为重要。

四、IC设计企业的项目成本管理

根据项目管理的基本流程，需要在IC项目的启动初期，进行IC项目的成本预测，该成本预测需要兼顾到IC产品的每个生产环节，由于IC的生产环节无法返工处理，因此在成本预测时需要考虑失败的情况，这将加大项目的成本费用。根据成本预测作出项目的成本计划，由项目组按照项目成本计划对项目的各个环节进行成本管控，一旦发现有超过预期的成本费用支出，需要及时调整成本计划，并及时对超支的部分进行分析，降低成本费用的发生，使项目回归到正常的轨道上来。成本控制需要考虑到IC的每个环节，从晶圆到制造、封装、测试。

项目成本核算是一个比较艰巨的工作。成本核算人员需要根据项目立项书的要求，对项目开展过程中发生的一切成本费用都需要进行分类归集。由于IC产品的特殊性，产品从材料到生产、封装、测试，最后回到集成电路设计企业都是在第三方厂商进行，每一个环节的成本费用无法及时掌握，IC产品又有其特殊性，每种产品在生产过程中，不仅依赖于设计图纸，而且依赖于代工的工艺水平，每个批次的合格率并不尽相同，其成品率通常只有在该种产品的所有生产批次全部回到设计企业并通过质量的合格测试入库后时才能准确得出。然而，设计企业的产品并不是一次性全部生产出来，一般需要若干个批次，因此在IC制造阶段无法准确知道晶圆上芯片的准确数量，只能根据IC生产企业提供的IC产品数量进行预估核算，在后面的封装和测环节，依然无法准确获得IC产品的准确数量。在IC产品完全封装测试返回设计企业后，才能在专业的设备下进行IC产品数量的最终确定，然而项目核算需要核算每一个环节的成本。因此，核算人员需要根据IC产品的特点或者前期的IC产品进行数量的估算进行核算，待项目完成后再进行差异调整。在成本费用的分类和核算上，如果有国家拨款的项目，需要对项目所使用的固定资产进行固定资产的专项辅助核算，在专项核算中需要列明购买固定资产的名称、型号、数量、生产厂商、合同号、发票号、凭证号等，登记好项目所用的固定资产台账，以便在项目完工后，项目验收能如期顺利通过。

项目成本分析和项目成本考核是属于项目管理完工阶段需要做的工作，根据整个项目进展中发生的成本费用明细单，与成本计划进行分类比对和分析，更好地对整个项目进行价值评定，找出差异所在，确定发生波动的原因，以便对项目的投资收益进行准确的判断，确定项目和项目组人员的最终成果。

五、总结

项目成本管理是集成电路设计企业非常重要的一项经济效益指标；而集成电路设计行业是一个技术发展、技术更新非常迅速的行业，IC设计企业要在这个竞争非常激烈的行业站住脚跟或者有更好的发展，就必须紧密把握市场变化趋势，不断地进行技术创新、改进技术或工艺，及时调整市场需求的产品设计方向，持续不断地通过科学合理的成本控制方法，从技术上和成本上建立竞争优势；同时，充分利用国家对于集成电路产业的优惠政策，特别是对集成电路设计企业的优惠政策，加大对重大项目和新兴产业IC芯片应用的研发和投资力度；合理利用中国高等院校、科研院所在集成电路、电子信息领域的研究资源和技术，实现产学研相结合的发展思路，缩短项目的研发周期；通过各种途径加强企业的项目成本控制，来提高中国IC设计企业整体竞争实力，缩短与国际厂商的差距。

主要参考文献：

[1]中国半导体行业协会.cn.

第2篇：集成电路设计的流程步骤范文

[STHZ]1[STBZ]专用集成电路设计重点实验室的实验教学改革实践 江苏省专用集成电路设计重点实验室（后简称“实验室”）有专职教师20人，承担南通大学杏林学院集成电路与集成系统专业实验课程12门，实验室近三年承担各级各类科研项目75项，79篇，其中SCI、EI论文43篇，有着良好的科研基础和科研成果。实验室老师在实验教学过程中，注重结合自身的科研方向向学生介绍集成电路相关新技术和新方法，并将计算机建模和仿真的新技术贯穿于专业实验教学中。比如，在“模拟电路”实验教学中引入Spice仿真软件，在“数字电路”实验教学中引入Quartus软件等。在设置的探索性实验课程中，只给学生引出若干思路，学生利用相关软件可在课堂内外自主练习，在互联网上查找相关技术资料，设计实验方案和实验步骤。通过这种引导，该专业学生对新技术掌握较快，在探索过程中遇到不懂的环节能相互进行探讨，主动向教师请教，逐步培养了自主式、合作式的学习习惯。

集成电路设计与集成系统专业培养掌握集成电路基本理论、集成电路设计基本技能，掌握集成电路设计的EDA工具，熟悉电路、计算机、信号处理、通信等相关系统知识，从事集成电路研究、设计、开发及应用，具有一定创新能力的应用型高级集成电路和电子系统集成技术人才。围绕该培养目标，实验教学内容上进行了与时俱进的改革。比如将LQFP64封装建模与仿真分析这一科研案例应用于实验教学中。实际科研案例的使用使得理论知识变得生动形象，加深了学生对基本理论知识的理解，学生学习兴趣和学习动力有了显著提高，能独立完成封装建模、仿真到最后优化的整个流程，为后续专业学习和就业打下牢固的基础，适应了我校独立学院“厚基础，强应用”的人才培养目标[2]。此外，教师紧密结合教学和科研实例编写教材，根据电路设计相关工作编写的《电路PSpice仿真实训教程》被列为教育部高等学校电子电气基础教学指导分委员会推荐教材。

从2009年承担集成电路与集成系统专业课程起，实验室鼓励高级职称人员承担实验课程，指导学生开展创新性实验项目。实验室教师指导本科生积极参加省级、校级大学生实践创新训练计划、校大学生课外学术科技作品等科技活动，获批“江苏省高校大学生实践创新训练计划”2项、南通大学“大学生实践创新训练计划”3项。所指导的集成电路设计与集成系统专业学生的参赛作品入围第三届 “华大九天杯”大学生集成电路设计大赛，荣获三等奖。“华大九天杯”大学生集成电路设计大赛是针对微电子及相关专业在校生的一次专业实践性赛事，是对我国集成电路设计领域人才培养的一次交流和检阅。

实验室成立于2002年，拥有集成电路工艺和器件仿真、集成电路电路仿真与版图设计、集成电路封装设计等先进的EDA软件工具，以及高性能工作站、网络分析仪、矢量信号发生器、微电材料与器件的光电测试系统、数模混合集成电路测试仪等硬件设备，仪器设备总值达1 000多万。这些仪器设备均属于科研仪器设备，由于场地紧、管理人员少，这些科研仪器设备目前还未对本科学生全面开放，主要为教师及研究生使用，仅有少量学生在参与教师的科研项目过程中能接触使用到部分科研仪器设备，重点实验室的仪器设备资源优势在本科实验教学改革中的作用发挥远远不够。

实验室围绕科研发展方向，三年多来先后邀请了中国科学院、北京大学、复旦大学、南京邮电大学、澳大利亚国立格里夫斯大学、美国密西根大学、新加坡南洋理工大学、日本富山县立大学等国内外知名科研学府的20多位专家学者来校进行讲学和交流，实验室教师也积极准备为学生举办专题讲座，此外还邀请了企业技术专家来校与师生进行面对面的交流。

2进一步加强科研与实验教学融合的探索

“授之以鱼不如授之以渔”，这要求教师与时俱进的将科研与实验教学紧密结合，使实验教学内容更贴近现代科研水平，让学生掌握有应用价值的知识和方法，培养符合社会实际应用需求的人才。

2.1加强科研新方法新技术在实验教学中的引入

以培养学生实践能力、科研能力和自主创新能力为目的进行的实验教学改革，必须与科研紧密结合，减少验证性实验项目，增加综合性实验项目，增设创新实验课程。将科研用到的新方法、新技术逐步引入到实验教学中，更新实验教学方法与手段，设置探索性实验项目来模拟科研全过程。引导学生自己去思考并寻找合理解释，鼓励学生查阅相关的参考资料，探索问题产生的真正原因，训练他们主动分析和独立解决问题的能力，实现实验教学与科研新技术、新方法训练的有机结合。

2.2加强科研内容与实验教学内容的结合

在实验教学内容中，除了加强科研新方法、新技术的引入，还需要精选科研中的实际案例，让学生能真正地体验科研。依托科研项目来设置综合性实验，将成熟的科研成果及时转化为创新实验项目，使得实验内容兼具新颖性和探索性，有利于学生开阔视野，扩展知识面，激发专业热情。增加科研实例在实验教学内容中的灵活运用，提高综合性、设计性、创新实验的比重，让学生现在所学所练真正成为日后实际工作中的基础，学有所得，学有所用。

2.3加强对学生科研创新活动的引导

科技活动作为一种探索性的实践过程，具有科技性、实践性和探索性的特点，是培养学生创新素质的最佳切入点。吸收对科研感兴趣的学生参与到教师的科研活动中，承担一部分力所能及的科研课题，通过科研实践氛围的熏陶，激发学生的科学研究兴趣，引导学生积极探索[3]。鼓励学生积极申报大学生创新性实验计划项目，并为学生进行创新性实验研究提供条件，如设立“大学生创新基金”。组织学生参加竞赛，将本科学生科研创新实验与竞赛结合起来，培养学生的科学精神和创新能力。

2.4加强科研仪器设备在实验教学中的应用

为了挖 掘科研仪器设备利用的潜力，实现科研与教学资源共享，科研实验室需要在时间、空间、设备和实验课题等多方面进行开放。制定相关的规章制度，对本科学生的准入条件、经费支持和科研管理等多个方面加以规范，使得科研仪器设备在教学中也能发挥其优势，充分拓展现有科研仪器设备的使用范围，提高仪器设备利用率，同时为学生提供开展科研创新实验的环境，高质量、高效率地为科研与教学服务。通过优化资源配置，建立资源共享机制，为创新人才的培养提供良好的教学平台[4]。

2.5加强科研学术讲座在本科学生中的普及推广

学术讲座是进行学术交流，提高教学和科研水平的有效手段；是一场师生共赢的集会，有利于营造良好的的学术氛围。学术讲座向师生展示新观点、新知识和学科最新研究成果，有利于互通有无，开阔学术视野，提升学术层次，传达团队协作、学科间联合创新的重要性，对师生未来的学习工作都有一定的激励作用，也为学生的职业规划指引方向。本科学生即使暂时无法理解讲座中的高深内涵，但专家学者们思想的潜移默化以及通过后期的学习和钻研，对个人综合能力的发展影响深远。

3结束语

教学和科研是互促的，只有多角度加强双方的融合，构建教学与科研良性互动的实验教学模式，才能从根本上实现双方的可持续性发展，顺应高素质创新性人才培养的要求。

参考文献：

第3篇：集成电路设计的流程步骤范文

 

近年来，我国高等职业技术教育发展迅猛，规模迅速扩大。另一方面，随着我国社会经济的快速发展，企业对技能型劳动人才的需求大幅增加，对技能型劳动人才的综合能力亦提出了更高的要求。虽然对高等教育大众化和社会经济的发展作出了突出的贡献，但也带来了突出的问题。课程体系是一个专业所设置的课程相互间的分工与配合，课程体系是否合理直接关系到培养人才的质量。高等学校课程体系主要反映在基础课与专业课、理论课与实践课、必修课与选修课之间的比例关系上。课程改革是高职教学改革的核心和难点。由于高职开设微电子技术专业的时间较短、学校较少，形成半导体产业链的区域还比较少，因此对微电子技术专业的人才定位、课程体系等都还不很完善，从而给本专业的人才培养带来不确定因素，不利于专业的发展，也难以满足微电子技术行业企业对人才的需求。本文即针对以上问题展开一些有益的探讨与实践。

 

一、构建课程体系的总体思路

 

构建微电子技术专业课程体系的总体思路是以微电子行业职业岗位需求为依据，以素质培养为基础，以技术应用能力为核心，构建基于工作过程的课程体系。实施学院“四环相扣”的工学结合人才培养模式，将“能力标准、模块课程、工学交替、职场鉴定”的四个环节完整统一，环环相扣，充分体现了高职教育工学结合的人才培养思想，努力为社会培养优秀高端技能型人才。

 

1.基于工作过程的课程体系的理论基础。基于工作过程的课程体系的理论基础，主要从德国“双元制”职业教育学习论和教学论的角度阐述构建基于工作过程的课程体系的理论依据。工作过程系统化的课程体系必须针对职业岗位进行分析，整理出具体的、能够涵盖职业岗位全部工作任务的若干典型工作过程，按照人的职业能力的形成规律进行序列化，从中找出符合职业岗位要求的技术知识和破译出隐性的工作过程知识，并以工作任务为核心，组织技术知识和工作过程知识[2]。通过完全打破原有学科体系，按照企业实际的工作任务、工作过程和工作情境组织课程，形成围绕工作过程的新型教学项目的“综合性”课程开发。

 

2.行业、企业等用人单位调研。通过调研国内(“成渝经济区”为主)微电子技术行业、企业等用人需求和要求，了解现有高职微电子技术专业学生就业情况、用人单位反馈意见及人才供需中存在的问题。电子信息产业是重庆市国民经济的第一支柱产业。重庆市“十二五”规划建议提出，培育发展战略性新兴产业。把新一代信息产业建设为重要支柱产业，建设全球最大的笔记本电脑加工基地、建设通信设备、高性能集成电路、光伏组件及系统、新材料等重点产业链(集群)，建成国家重要的战略性新兴产业基地。以集成电路产业的重点项目为牵引，建成包括芯片制造、封装、测试、模拟及混合集成电路设计和制造等项目的产业集群，形成较为完善的集成电路产业链;四川电子信息产业未来5年将迈万亿元，成渝经济区将打造成西部集成电路的产业高地。随着惠普、富士康、英业达、广达集团等世界级的IT巨头进入成渝，未来几年IT人才需求在20万以上，而现在成渝地区每年培养的相关人才不过2万人左右，远远不能满足社会需求。市场需求的调查表明，近年来成渝地区IC制造、IC封装及测试、IC版图设计等岗位的微电子技术应用型人才紧缺。同时调研表明半导体行业企业却难以招到满意的人才，学生在校学非所用，用非所学，实践动手能力、社会适应能力、责任意识、职业素养难以满足企业要求。

 

3.形成专业定位，确定培养目标。根据存在的问题及半导体产业链过程：集成电路设计裸芯片精细加工封装测试芯片应用PCB设计制造，充分掌握现有微电子技术专业课程体系建设的基础及存在的问题，形成重庆电子工程职业学院微电子技术专业定位，确定培养目标：培养德、智、体、美全面发展;掌握微电子技术专业领域必备的基础知识、专业知识;有较强的岗位职业技能和职业能力;面向集成电路设计、芯片制造及其相关电子行业企业，满足生产、建设、服务和管理第一线的优秀高端技能型专门人才。毕业生应该既掌握微电子方面的基本技术，又具有很强的实际操作能力。具体可从事岗位：集成电路版图设计;半导体器件制造;IC制造、测试、封装;电子工艺(半导体)设备运行、维护与管理;简单电子产品的设计与开发;电子产品的销售与售后服务，并为技术负责人、项目经理等后续提升岗位奠定良好基础。

 

二、构建基于工作过程的学习领域课程体系

 

对专业核心课程的构建采用“微电子行业专家确定典型工作任务学校专家归并行动领域微电子行业专家论证行动领域学校专家开发学习领域校企专家论证课程体系”的“五步工作机制”，实现校企专家共同参与课程体系设计。通过工作任务归并法，实现典型工作任务到行动领域转换，通过工作过程分析法，实现从行动领域到学习领域转换，通过工作任务还原法，实现从学习领域到学习情境转换的“三阶段分析法”，构建基于工作过程的微电子技术专业课程体系和教学内容，获得人才培养目标、课程体系、课程教学方案“三项主要成果”。即“533”课程设计方法。

 

1.确定典型工作任务。所谓典型工作任务是指一个复杂的职业活动中具有结构完整的工作过程，它是职业工作中同类工作任务的归类，能表现出职业工作的内容和形式，并具有该职业的典型意义。我院召集企业专家和工作在一线的工程师、技术员，与学院的微电子技术专业教师一起，召开课程开发座谈会，进行微电子技术课程体系开发：以“集成电路(版图)设计晶圆制造封装测试表面贴装”工作过程为主线，与行业企业一线技术骨干、专家解析微电子技术专业岗位中版图设计师、半导体芯片制造工、IC测试助理工程师、SMT工程师、FPGA助理工程师等典型岗位，得出行动领域所具有的专业素质、知识与能力。

 

2.确定行动领域。工作过程系统化课程是按照工作过程要求序化知识、能力和素质，是以工作过程为参照物，将陈述性知识与过程知识整合、理论知识与实践知识整合，在陈述性知识总量没有变化的情况下，增加经验以及策略方面的“过程性知识”[3]。对典型工作任务进行归纳，确定行动领域。将本专业52个典型工作任务归纳为6个行动领域，即集成电路版图设计、晶圆制造、集成电路芯片制造技术、芯片封装、芯片测试、SMT技术。

 

3.将行动领域转化成学习领域。对完成典型工作任务必须具备的基本职业能力(包括社会能力、方法能力、专业能力)进行分析。通过归纳形成专业职业能力一览表。这些职业能力就是学习领域(即课程)中学习目标制定的依据。打破原有16门专业理论课程和9门实践课程组成的课程体系，按照以工作过程为导向，进行课程的解构与重构，将6个行动领域转换为9个学习领域，即集成电路版图设计、集成电路芯片制造技术、微电子封装与测试、表面贴装工艺与实施、电子线路板实用技术、电子测量仪器使用与维护、C语言、单片机应用技术、FPGA应用技术及实践。根据微电子技术专业岗位群的职业能力和工作过程要求，重新构建基于工作过程的课程体系。第一、二学期：电路分析、电子技术等基础课程;第三、四、五学期：集成电路制造技术、电子测量仪器使用与维护、FPGA应用开发实用技术、微电子封装与测试、 SMT技术、集成电路版图设计等专业核心课程。

 

4.形成学习情境模式。学习情境是实施基于工作过程系统化的行动导向课程的教学设计，由教师根据学校教学计划，结合学校的教学设施条件、教师执教能力和专长，由教师按照“资讯、计划、决策、实施、检查、评估”的行动方式来组织教学，从而促进学生对职业实践的整体性把握[4]。微电子技术专业核心课程形成的学习情境模式为：①集成电路版图设计课程以任务为载体形成6个学习情境：N/PMOS晶体管版图设计、反相器、与非门、或非门版图设计、触发器版图设计、电压取样电路版图设计、比较器版图设计、DC-DC版图设计;②集成电路芯片制造技术课程以设备为载体形成8个学习情境：集成电路芯片制造技术工艺流程、硅晶圆制程、硅晶薄膜制备、氧化工艺、掺杂技术、光刻工艺、刻蚀工艺、集成电路芯片品检;③微电子封装与测试课程以工艺为载体形成4个学习情境：DIP封装、BGA封装、CSP封装、MCM封装;④表面贴装工艺与实施课程以工艺流程为载体形成5个学习情境：SMT工艺流程的基本认知、表面贴装生产准备、表面贴装设备操作与编程、表面贴装品质控制、SMT生产线运行及工艺优化5个学习情境;⑤电子线路板实用技术课程以项目为载体形成3个学习情境：单面板的制图与制板、简单双面板的制图与制板、复杂双面板的制图与制板;⑥电子测量仪器使用与维护课程以电路设备为载体形成9个学习情境：收音机元件准备、收音机电路测试、收音机电路工作状态检测、收音机整机调整、收音机装调使用仪器的保养与维护、电视机元件检测、电视机电路检测、电视机的质量检查、电视机装调使用仪器的保养与维护;⑦C语言课程以项目为载体形成6个学习情境：编程的基本概念、C语言上机步骤C语言上机步骤、算法的概念、基本数据类型、结构化程序设计、函数的概念;⑧单片机技术及应用课程以任务为载体形成6个学习情境：“跑马灯”电路分析与实践、单片机做算术、逻辑运算并显示、开关信号状态读取与显示电路的制作、交通信号灯电路的设计与制作、产品数量统计电路的设计与制作、两台单片机数据互传;⑨FPGA应用技术及实践课程以项目为载体形成6个学习情境：课程概述、基于QuartusII的原理图输入设计、宏功能模块应用、基于 QuartusII软件的VHDL文本输入设计、VHDL设计、实用状态机设计。

 

三、试点实施效果分析

 

在教学实施上，重点是加强教师执教能力：教师在教学中的角色应由主宰者转化为引导者。教师应该主动地引导、疏导和指导学生，学生可以根据自己的兴趣爱好，在教师的指导下，充分利用各种资源，相互协作开展对某一问题的学习探讨，从而获得新知识，得到探索的体验及情感，促进能力全面发展。经过我院近3年的教学实践，课程教学效果得到显著提高，学生专业核心能力、岗位适应能力、社会能力显著提高，“双证书”提高到100%，专业对口率从原来的48%上升到92%，用人单位满意度达90%以上。

 

高职院校在办学过程中要形成特色鲜明的高职办学模式，课程体系是重要的载体。办学特色正是通过课程体系的实施来实现的。基于工作过程系统化的课程体系，跟随产业的发展，调整专业的课程设置，符合职业岗位要求，学生技能显著提升，同时结合我院的办学特色，努力探索基于工作过程的高职微电子技术专业课程体系的构建思路和构建策略。

第4篇：集成电路设计的流程步骤范文

【关键词】EDA技术；电子系统设计；自顶向下设计方法

EDA技术是计算机技术与电子设计技术相结合的一门崭新的技术，其涉及面广，融合了电路系统、计算机应用、微电子等多个学科。应用EDA技术，电子系统设计的全过程都可依靠计算机来完成，大大缩短了电子电路设计的周期，提升了设计效率，满足了市场需求。因此，分析EDA技术在电子系统设计中的应用，对于基于EDA技术的电子系统设计的长足发展有着非常重要的现实意义。

一、EDA技术简介

EDA是电子设计自动化（Electronic Design Automation）的英文缩写。EDA技术作为现代电子技术的核心，它以大规模可编程逻辑器件为设计载体，以硬件描述语言HDL为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计开发工具，对设计文件自动完成逻辑化简、逻辑编译、逻辑分割、逻辑综合、布局布线，以及逻辑优化和仿真测试，直至实现既定的电子系统功能。

二、EDA技术的产生背景与内容

在20世纪后半期，随着计算机和集成电路的迅速发展，专用集成电路设计难度不断提升，电子设计周期日益缩短，电子系统设计面临着严峻的考验。为了解决这一问题，电子设计人员需要新的设计方法和高层次的设计工具，而EDA技术就在这一现实背景下产生了。

EDA技术内容丰富，涉及面广。但从应用的角度出发，应了解和掌握以下四个方面的内容：（1）、硬件描述语言；（2）、大规模可编程逻辑器件的原理、结构及应用；（3）、EDA工具软件的使用；（4）、实验开发系统。在电子系统设计的过程当中，EDA技术的这四个内容依次扮演着表达方式、载体、设计工具、下载及硬件验证工具。

三、在电子系统设计中EDA技术的应用

1、在电子系统设计中面向CPLD/FPGA的EDA设计流程

完整地了解利用EDA技术进行电子系统设计开发的流程对于正确地选择和使用EDA软件，优化设计项目，提高设计效率十分有益。一个完整的EDA设计流程其基本步骤如下：第一，用一定逻辑表达手段将设计表达出来，以进行源程序的编辑和编译；第二，对设计输入做逻辑综合和优化，进而使其生成网表文件；第三，在选定的目标器件中应用适配器件完成逻辑映射操作；第四，用下载电缆或编程器将编程文件载入目标芯片中；最后，要进行硬件仿真和硬件测试，验证所设计的系统是否符合设计要求。同时在设计过程中要进行有关软件仿真，模拟有关设计结果与设计构想是否相符。

2、EDA技术与传统电子设计的比较

（1）传统电子设计的弊端

传统电子系统设计方法都是自底向上进行设计的，手工设计占很大比重。设计过程中首先要确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统。这种设计方法只是在对电路板进行设计，通过设计电路板把具有固定功能的标准集成电路和元器件规划在一起，从而实现系统功能，它存在很多缺点，比如：只有在设计出样机或生产出芯片后才能进行实测；在设计中，如果某处出现错误，查找和修改十分不便；设计成果的可移植性较差；设计过程中将产生大量文档，不易管理；对于复杂电路的设计、调试十分困难等。

（2）现代EDA技术的优越性

采用EDA技术的现代电子产品与传统电子产品的设计有很大区别。基于EDA技术的设计方法是自顶向下进行的。设计工作从高层开始，采用完全独立于目标器件芯片物理结构的硬件描述语言，对设计系统进行基本功能或行为级的描述和定义，逐层描述，逐层仿真，在确保设计的可行性与正确性的前提下，完成功能确认。

在电子技术飞速发展的今天，采用EDA技术进行电子系统的设计，具有很多优势，比如：采用的“自顶向下”设计方法是一种模块化设计方法，对设计的描述从上到下逐步由粗略到详细，符合常规的逻辑思维习惯；采用完全独立于目标器件的硬件描述语言进行设计，因此设计易于在各种集成电路工艺或可编程器件之间移植；由于高层设计同目标器件无关，在设计最初阶段，设计人员可以不受芯片结构的约束，集中精力对产品进行最适应市场需求的设计，从而避免了传统设计方法中的再设计风险，缩短了产品的上市周期；适合多个设计者同时进行设计等。

四、结语

通过论述EDA技术在电子系统设计中的应用，可以看出，EDA技术“自顶向下”的设计理念，使电子设计工程师开始实现“概念驱动工程”的梦想，简化了繁琐的设计工作，极大地提高了系统设计的效率，能够满足现代电子系统的设计要求。21世纪是EDA技术的发展高速期，相信随着科学技术水平的不断进步，在不久的将来，EDA技术必将突破电子设计范畴，进入其他领域，EDA技术设计应用必将取得更辉煌的成绩。

参考文献：

[1] 潘松，黄继业.EDA技术与VHDL（第3版）[M].北京：清华大学出版社，2009.9.

[2] 王平.EDA技术的电子系统设计[J].中国科技博览，2011，（38）.

第5篇：集成电路设计的流程步骤范文

2009年4月24日。美国标准局(NIST)专家给出了云计算定义：云计算是一种按使用量付费的模式，这种模式提供可用的、便捷的、按需的网络访问，进入可配置的计算资源共享池(资源包括网络，服务器，存储，应用软件，服务)，这些资源能够被快速提供，只需投入很少的管理工作，或与服务供应商进行很少的交互。

自1997年Chellappa提出云计箕的第一个学术定义至今，云计算在各行业的应用如火如荼，在中国却是新兴事物，其发展仍处于起步阶段。按照IT(信息产业)产业发展的一般规律，在IT产品或者解决方案的生命周期中，处于萌芽阶段的中国云计算应用仍然以偏硬件为主，应用于EDA(电子设计自动化)工作看起来仍然是遥不可及。实际上，IC(集成电路)设计先前是采用大型主机来计算设计参数和设计出相应的芯片，如今是使用大量的服务器，对硬件的应用只是规模的增加而已，IC设计使用的云计算也是laaS和Saas相结合的服务模式。

国家集成电路设计深圳产业化基地(SZICC)孵化的公司规模较小，最优先考虑的是基础设施的成本和效率以及开始产品设计的时间，以孵化器为平台的云计算服务模式最适合其需求；而且，小公司的起步阶段设计规模一般不大，Internet的带宽相对而言比较容易满足孵化器提供的云计算服务。同时，随着跨国公司研发中心向中国的转移，大的商业公司在向中国探索研发市场时，基地的云计算服务可以为这些公司提供更为便捷的选择。最后，以IC基地为主导的产学研合作及IC基地众多分园要求频繁便利的IC设计相关培训，云计算是解决培训的最好选择。

如何将云计算应用到IC设计I域?本文以IC基地与国家超级计算深堋中心(简称超算中心)合作建立EDA云为例，探讨利用云计算完成IC设计工作。

将云计算服务应用于IC设计，最大的应用I域是那些需要大量计算资源的项目，这些项目对CPu数量，内存大小和存储空间都有着巨大的需求，这是云计算的强项。纵观IC设计流程，从最开始的想法实现(也就是我们常说的前端)，到最终的物理实现(也就是我们常说的后端)，在纷繁复杂的设计流程中，对运算能力和存储空间最为依赖的是仿真验证和设计规则一致性检查两个步骤、将超算中心强大的计算能力应用到这两个环节。即采用云计算来完善IC基地既有的IC设计流程，能提升整个IC设计的效率。

因此，云计算的主要应用对象是大型的设计项目，越大的设计项目将会耗费越大的计算资源，云计算提升的设计效率也就会越明显。有统计数据显示，在整个设计过程中，仿真验证和设计规则一致性检查大约占整个设计周期的40％-50％左右的时间，不同的设计类型和电路规模，应用云计算能将效率提升2-10倍，整个设计周期则有20％-45％左右的压缩，明显能减短产品面市时间，达到提升产品经济效益的目的。

IC基地主要承担中小型企业产品大规模上市之前的孵化和成长，而中小企业的企业规模普遍不大，为了减小风险，其芯片的规模通常也不是太大、在IC基地所有孵化的企业中、绝大部分芯片的规模在1000万门以下，超过1000万门的项目不到20％、当前IC基地的计算资源能够满足企业绝大部分的需求。但是云计算作为一门新兴的应用技术，我们坚信它将会成为未来的发展方向。Gartner的统计表明在未来的5―10年中，25％的IC设计将会基于云计算应用平台开发设诗。

IC设计的整个流程错综复杂，任何质量和进程管理过程中的疏忽都会造成最终的流片失败。因此，作为IC企业的服务单位，如何将超算中心的优良计算资源引入到目前的设计流程中，IC基地已经完成了内部的可行性论证。在目前IC基地成熟的设计基础上，以IC基地为中心，配合当前的管理体系，在仿真验证和设计规则一致性检查环节，对可以支持并行计算的设计步骤，引入超算中心的云计算服务，提过设计效率，加大产品竞争力。

在提高设计效率的同时，设计的私密性和安全性也是IC设计企业最为关心和关注的内容，因为IC产品设计的最大成果就是数据。数据是由若干二进制代码组成的文件，与编译完成的软件产品类似，也是IC设计公司的最大财富。要实现云计算在IC设计方面的应用，首先要解决的是云计算的数据安全(包括数据传输安全、数据隔离和数据残留)问题。根据目前云计算安全技术特点，采取相应的防范措施：在数据传输安全方面，用建立专线的方式避免数据频繁加密给用户带来的麻烦并能保证数据的完整性；针对数据隔离和数据残留，则可在超算中心专门划出部分专用区域供IC设计用户使用，避免与其他公共通用数据混杂，同时建议用户只将需要大运算量的任务在云中运算，进一步保护了用户数据安全。

综合以上因素，并结合IC基地和超算中心的特点，云计算在IC设计中的应用可分为IC产品设计和IC培训两种使用方式。图2是使用IC基地软件资源的设计公司利用云计算完成IC产品设计，即云计算在IC设计中的应用。

图2中左边部分的区域代表SZICC的IC设计客户端和lICense(许可)服务器，他们同时连接到VPN(VirtualPrivate Network，虚拟专用网络)，通过专线与超算中心的VPN连接、并接入到广大服务器。当然，这一过程需要云用户管理软件配合来完成。

SZICC的用户使用本地资源将IC设计任务按计算量大小分解，计算量小的例如代码编辑、物理版图编辑等工作使用本地资源，同时也能满足这类工作需要人机交互频繁的特点。当仿真、物理验证等运算量大的工作需要使用大量计算资源时，用户利用云用户管理软件发出资源使用请求，云端根据用户请求自动分配计算资源，并从SZICC服务器上取得所需软件lICense(许可)，开始后台处理，工作完成时，返回仿真或验证结果到SZICC本地机供用户使用。

另一个应用是IC设计培训。相对于IC产品设计而言，IC培训过程的数据安全问题就不值一提，当然也无需将实验过程分解，因此，培训的所有上机实验都可以利用云计算完成。

图3清晰地描述了培训实验利用云计算的情况。SZICC提供学员使用终端和软件(许可)，软件及其使用环境和实验数据都放在超算中心的云端，学员利用云用户管理交互界面(图4“云计算用户界面”所示)在云端完成的实验过程。

第6篇：集成电路设计的流程步骤范文

关键字:软硬件联合仿真,Veloce ,IC,TBX,Hdllink,ICE

1前言

在现代集成电路设计中,集成电路工艺的突飞猛进和IP复用技术越来越成熟,使得高度集成化、系统化、大规模化已经成为集成电路一个发展趋势。在这种趋势下,芯片的功能越来越复杂,研发周期也越来越长。往往在现实中,我们遇到的问题不是如何保证芯片设计的顺利实现,而是如何在最短的时间之内验证芯片功能的正确性,并及时开发出相应的系统软件,因此如何提高大规模,超大规模芯片系统的验证效率,缩短软件开发的周期已经成为大规模芯片设计正在关注和急需解决的问题。

传统的验证技术中,主要采用两种手段。

一种是基于EDA工具(Simulator)的仿真验证。这种验证方式是基于软件平台的,优点是使用方便,便于问题定位和调试。但是当被验证的设计的规模变得很大,到达上百万门甚至上千万门的时候,仿真速度将会急剧下降,已经不再满足芯片开发时间上的需求。

另外一种是基于FPGA(Emulator)的仿真验证。这种验证方式是基于硬件的,优点是速度快,可以进行长时间测试向量的测试,还可以测试芯片的一些性能参数。但是FPGA仿真需要事先定制相应的FPGA板,并且由于FPGA的规模有限,对于超大规模,尤其是多核的SOC系统,FPGA已经无法胜任

在传统的芯片系统开发流程中,软件总是在芯片流片回来后才完成开发或者测试的,这将极大的延迟芯片投放市场的时间,影响产品的竞争力。

Veloce 硬件加速仿真平台综合了传统的EDA仿真和FPGA仿真的优点,可以实现像EDA工具一样的debug同时也具备较高的仿真速度。其大容量和通用性成功的解决了千万门级的多核系统的验证问题,同时Veloce 硬件加速ICE模式可以和JTAG调试工具联合使用,实现软硬件联合仿真和并行开发

海思半导体的A项目是一个超大规模的多核系统,通过运用Mentor Graphics的Veloce平台,成功实现了芯片系统的功能验证和软硬件的并行开发。

2Veloce加速平台简介

Veloce硬件加速平台是Mentor Graphics公司开发的一个业界先进的高速,通用化,大容量,可视化,便于debug,多用户,多模式的仿真验证平台。

通用化大容量:目前最高可支持1.28亿门的设计,不需要定制,可适用于任何架构的数字芯片系统。能很好解决超大规模多核芯片系统的验证和软硬件协同仿真。

高速性:仿真速度可达到1M到1.5M,可在短时间内执行大量用例,更快的发现逻辑的错误,适合随机测试和用例回归。

快速化编译:可支持VHDL、Verilog,以及混合语言的输入,高度可靠和自动的编译器,大约1500万门每小时。

信号100%可视:内置最大16G的trace memory,设计中的所有信号100%可见,

强大的debug能力:Veloce硬件加速平台具有友好的图形界面,能够像EDA工具一样对所有信号在任何时间点进行debug。提供多种类EDA工具一样的debug方式,包括

断言(Assertion)

源文件设置断点(Break Pointing On RTL Source Line)

检测点保存和恢复(Check Point Save-n-Restore)

查看寄存器级电路(Path Browser)

波形比较(Waveform Comparison)

信号trigger(Trigger On RTL Signals)

观察波形(Waveform Viewer)

查看电路原理图(Schematic Browser)

单步调试(Step Debug)

多用户:最大可支持四个用户,可实现多用户同时进行验证仿真

多模式:提供三种模式,分别为Co-Simulation(Hdllink)、Co-Modeling(TBX)、Emulation(ICE)

Hdllink原理如图 1所示。在Hdllink模式下,Testbench在Workstation端的软件仿真器运行,可综合部分的Testbench及DUT(Design Under Test),综合后加载到硬件加速器中,Workstation和Veloce之间通过Co-model卡进行通信。

Hdllink模式的加速倍数在5到15倍之间。该模式支持VCS,NC-Verilog,Questasim仿真器。传统的EDA仿真环境基本不用做修改即可切换到Hdllink模式进行加速仿真。

TBX原理如图 2所示。和Hdllink模式的不同点在于,Hdllink模式是基于Signal级的交互,而TBX模式是基于事物级或者Transaction的交互。

Hdllink中时序部分的Testbench(比如monitor,driver),用可综合的SV语言(XRTL)改写后,和Design一起加载到了Veloce中;而非时序部分的Testbench仍然放在Workstation中。Workstation和veloce中通过Co-model卡进行通信

TBX模式中,非时序部分的Testbench和时序部分的Testbench之间通过TBX interface通信。如果Untimed部分是SV,则TBX接口是TLM Interface和XTL LIB;如果是C/C++/SC则通过transaction Interface(DPI接口)通信

TBX模式的加速倍数在几十倍到几百倍之间。该模式支持Questasim仿真器。

ICE原理图如图 3所示。ICE模式和前两者最大的不同是没有Testbench。测试向量来自和Veloce相连的外设。ICE模式下Workstation将测试向量通过IOBOX发送到Veloce。图3中的是用Jtag做外设,通过Jtag仿真器和IOBOX进行Jtag调试。

ICE模式的加速倍数在几百到上千倍之间。

Veloce的三种应用模式可以应用于无线、媒体以及嵌入式等众多领域。

3Veloce的基本流程

Veloce的三种模式虽然有所不同,但是基本流程大致一样,分别为库单元映射、编译、仿真及调试四个步骤。

3.1 库映射

这一步,主要是建立物理库,并把逻辑库映射到物理库。

3.2 编译

编译分为六个步骤

Analyze:分析输入的源文件(包括SV,Verilog,Vhdl)的类型以及部分语法错误。

Rtlc:对源文件进行编译,将源文件转化为Veloce识别的门级网表,并生成相应report文件和用于debug的库。作为RTLC的输入文件可以是SV,Verilog,Vhdl或者混合语言,也可以是verilog的门级网表。

Velsyn:将RTLC生成的门级网表分割后,生成布局布线所需要的库文件,并进行相关的时序分析和生成dump波形所需要的库文件。Velsyn开始前,需要设定时序(Timing Specification),端口映射(IO mapping),相关Memory初始化设置,以及其它用于调试的report文件的设置。

Velcc:用Velsyn生成的库文件完成对各个AVB板上各个FPGA芯片的布局布线。

Velgs:进行最后的时序分析,产生veloce仿真所需要的各个事件和资源调度的时序信息。

Ssrcc:针对AVB板上的每一个FPGA dump波形做一些分析。

3.3 仿真

仿真步骤如下,前五步是必须的步骤,后面几步为可选项。

connect:选择要连接的加速器,建立目标设备和加速器之间的连接。

configure:将编译好的设计代码加载到Veloce的FGPA芯片中。

targetpower ignore:将Veloce的所有的IO设置成高阻态。

enableio:将Veloce和目标设备以及IOBOX的连接使能。

run:运行仿真。

download memory:将二进制程序加载到Memory中。

upload memory:读取Memory的值。

upload waveform:Dump波形。

download trigger:加载Trigger文件。

3.4 调试

如果仿真中发现错误,就要进行Debug。

4 Veloce在千万门级

多核芯片系统中的应用

A项目是一款超大规模的SOC芯片。在验证仿真中面临着如下挑战:

1)芯片规模巨大,又是多核,传统的EDA工具无法在项目规划的时间内完成芯片的验证。

2)现有FPGA不仅无法容纳如此大规模的芯片系统,而且也无法解决多核验证的问题。

3)软硬件需要并行开发,缩短项目周期。软件人员缺乏软件测试的平台。

而Mentor 公司的Veloce验证平台不仅具有通用化和1.2亿门的容量,而且具有比EDA工具快100-1000倍的速度,最重要的是它的Isolve系列产品(Isolve Uart-Jtag,Isolve Ethernet,Isolve Arm,Isolve PCIE)可以为软件提供调试接口,因此在实际项目中,我们采用了Veloce验证平台和Jtag联合调试方案,解决了该款芯片多核验证和软硬件协同仿真的难题

下面将以A项目为例,介绍Veloce在项目中的一些具体应用

4.1 验证平台结构

图 4是A项目软硬件协同仿真的平台结构图。

Workstation中装有Veloce调试软件和Jtag的调试软件。Veloce的调试软件用来对设计源文件进行编译,综合,将综合后的网表加载到Veloce中,以及download、upload memory,debug等等。

Workstation中的Jtag调试软件,用来将相应的C程序编译成二进制码,通过IOBOX加载到Design中,并对输出数据做相应的比对处理。

4.2 验证仿真流程

第一步:将Design中的Memory替换成能被Veloce综合的Memoy。

第二步:裁减掉Design中不可综合部分如PLL,去除顶层处Jtag的其它IO,外部加全芯片WRAP。

第三步:将RTL级设计源文件进行编译、综合、布局布线,生成可加载到Veloce中FPGA芯片中的库文件。这一步在综合阶段要指明Jtag仿真器的管脚和IOBOX上IO的对应连接关系。编译可以在Bach Mode下,也可以在GUI Mode下。

图 5是Bach Mode下的编译脚本。

图 6是GUI Mode下的编译界面。

RTLC_OPTIONS = -allow_4ST 是在Rtlc阶段的一个编译选项,表示允许Veloce仿真中使用四态仿真,而传统的FPGA只允许两态仿真。

VELSYN_OPTIONS = -NFfi vmw.nfl-Dump c0 c0.dump 是Velsyn阶段的一个选项,-NFfi用来消除综合过程中出现的组合逻辑环路;-Dump c0 c0.dump表示将所有的综合过程中遇到的组合逻辑环路的信息都记录在c0.dump文件中。

VELSYN_POD_FILE = vmw.pod是Velsyn阶段中的一个选项,用来指明IO口和pin脚的对应关系。

VELOCE_MACH_LIST=machine.lish表示采取分布式编译方式编译源文件。另外Veloce还支持vnq方式编译,在本项目中未使用。

第四步:将设计加载到Veloce中。

第五步:download memory。

第六步:用run命令使逻辑开始运行。

第七步:将待调试的C程序编译成二进制代码通过Jtag仿真器,IOBOX加载到设计中。

第八步:upload memory ,将相应的memory中的数据存放在文件中。

第九步:check 仿真结果是否正确。

第十步:如果结果正确继续执行其它用例。如果结果错误,重新运行仿真到第三步后编写好trigger 文件,download trigger,dump波形进行debug;也可以通过Jtag打印相关信息进行debug。

4.3 应用经验

4.3.1 多时钟设置

大规模的SOC系统中不可避免的涉及多时钟域设计。因此必须在Velsyn这一步指明各个时钟之间的关系。

对于有明显倍数关系的时钟,Veloce有两种设置时钟的方法,一种是采用GUI界面,一种是直接编写vmw.clk文件。

图 7是时钟设置的GUI界面。从图上可以看出有两个时钟clk_61P44M和clk_30P72M,两个时钟是二分频的关系。

图 8是vmw.clk文件。文件中的第1行,表示只有一个时钟域;第3行和第4行表示时钟域1有两个时钟。第5行表明两个时钟的相位关系。

对于没有明显倍数关系的时钟,需要编写相应的分频电路,只对被分频的主时钟按照上面两种方式进行设置。

4.3.2 Download Memory

在A项目软硬件联合仿真中,部分软件程序是编译好后,存放在设计中的相应memory中的,这部分程序通过Jtag下载比较麻烦。我们采用的方法是用Veloce中自带的download memory功能,直接将二进制代码加载到相应的memory中。

图 9 为download memory GUI界面。

4.3.3 Upload Memory

在A项目中,仿真的结果存储在memory中,需要读取出来后,才能对结果进行比对。

我们采用的方法是用Veloce中自带的upload memory功能,将memory中的数据读出来进行比对。

图 10为upload memory GUI界面。

4.3.4 Trigger and Upload Waveform

在对A项目SOC系统的软硬件联合仿真进行debug的时候,由于仿真时间一般都比较长,再加上芯片规模大,如果不能准确的在错误发生的时间段内dump波形,不仅会使dump的波形巨大仿真速度降低,造成时间和硬盘资源的浪费,有时候还会丢失相关的debug信息,导致debug失败。

在A项目的debug过程中,我们采取信号Trigger和Upload Waveform相结合的方式。

在确定好逻辑可能出错的地方以后,根据相关信号编写好trigger文件,然后在仿真的时候将trigger文件加载到仿真器中。当trigger被触发以后,即开始dump波形,trigger结束的时候,停止dump波形,并用upload waveform功能,将波形从Veloce内置的trace memory中读出来存在硬盘上,通过wave viewer工具查看波形。

图 11 是编写的trigger文件。可以看出这个trigger文件有S0-S3四个状态。

图 12 是用Veloce的GUI界面download trigger以及download 成功后显示的trigger的状态转移图。

4.4 仿真性能比较

表 1是EDA验证平台、FPGA+Jtag验证平台、Veloce+Jtag验证平台三种平台在仿真速度、Debug手段以及能否进行软硬件协同仿真三方面的比较。

从表中可以看出,Veloce很好的平衡了EDA工具的Debug能力强和FPGA仿真速度快的优势,尤其是在超大规模的SOC软硬件联合仿真方面发挥着巨大的作用。

5结论

在大规模SOC系统功能验证和软硬件联合仿真中,Veloce验证平台和Jtag联合仿真的解决方案,可以大大缩短验证周期,同时也实现了软硬件的并行开发,为项目的研发争取了宝贵的时间。另外Veloce还具有非常友好强大的图形界面以及多样化的debug功能,大容量,通用化。

Mentor Graphics 的Veloce硬件加速验证平台结合了EDA工具的强大的debug功能和FPGA原型验证的速度,在A项目SOC系统功能验证和软硬件联合仿真中发挥了巨大的作用。

第7篇：集成电路设计的流程步骤范文

一种有效的实验用波带片的制作方法，详细说明了波带片的设计与制作过程以及各步骤的注意事项，并由实验给出了测试结果。

【关键词】

波带片；设计制作

1引言

随着制造业的发展对加工精度提出了越来越高的要求，传统机床加工精度已经远远不能满足飞速发展的的要求，使得微纳加工的应用领域得到了很大拓展。首先是应用于军事领域，然后被广泛地推广至各个领域。其中电子束光刻技术是推动微米电子学和微纳米加工发展的关键技术，尤其在纳米制造领域中起着不可替代的作用，包括利用电子束直写技术制作波带片。

在惯性约束聚变（ICF）中微米、亚微米级空间分辨的X光成像技术是很重要的等离子体诊断技术之一。目前用于ICF实验中高分辨靶源辐射成像的方法主要有：针孔成像、掠入射显微成像、编码成像、波带片成像等。前三种成像技术完全基于几何光学理论和严格限制高级衍射。所以他们的分辨率都不能达到深亚微米的水平，文献报道目前只有微波片成像技术可以达到5um的空间分辨率，以满足人们的对分辨率的要求。

2微波带片的制作原理

微波带片是一种特殊的光学透镜，它是通过衍射特性对光束进行聚焦的，不是利用器件对光的折射特性进行工作。波带片成像技术能够获得深亚微米、纳米级的实验水平。微聚焦波带片成像和其他方法相比，具有空间分辨率高、聚光效率高、应用范围广等特点。这种成像技术的分辨率完全依赖于微波带片最外环的宽度，通常系统所能获得的极限分辨率是微波带片最外环宽度的1.22倍。如果波带片的最外环宽度是25cm，就可以达到30cm的高空间分辨率。

波带片制作方法主要有机械刻划、激光全息光刻、电子束直写等。机械刻划条件极为苛刻，不仅时间长而且精度不高，很难刻划出亚微米的线条。激光全息光刻虽然能够制作出深亚微米水平的微波带片，但是它的控制精度和分辨率不能与电子束直写相比较。但是，电子束制作可以制作出纳米级的高分辨率图形，却不能够制作高宽比的图形。对于微波带片的制作，采用阴阳图形互换技术，即电子束直写和同步辐射X射线光刻技术混合的光刻方法，充分利用上述两种光刻技术的优点避免他们各自的缺点，先使用电子束直写方法制作低低宽比的阳图形（大面积为透光图形）微波带片，然后用同步辐射X射线光刻技术复制高高宽比的阴图形（大面积为不透光图形）微波带片。

同步辐射X射线之所以被用于光刻，是因为X射线能在很厚的材料上定义出分辨率非常高的图形。由于X射线波长极短，为0.01～10nm数量级，因此分辨率相当高，同步辐射X射线光刻是一种非常好的可用于100nm以下分辨率的光刻技术，且能在这个波段范围内穿透绝大多数材料。同步辐射X射线光刻能得到非常大的光刻线条高宽比，这对满足后步光刻图形的转移及加工的要求非常重要。

3为波带片数据处理

目前常规集成电路设计工具软件中的图形编辑器较难处理圆弧和任意函数曲线等复杂图形，并且图形生成器所产生的任意一个多边形的顶点数不得超过200个点，这样对于制作高分辨率的波带片就形成了一个障碍。实际应用中对于波带片质量的要求极高，如果仅仅制作由200个点构成的圆环，那么最终得到的图形就是一个还有很多棱角的图形，失去了圆环的性质和功能不能满足高分辨率成像的要求。由于制作高分辨率的波带片，特征线条尺寸很小，数据量会很大，如果采用手工通过一个个扇形环面拼接的话，工作量会非常巨大，不好实现而且容易出错，准确度也很难控制。所以我们可以利用如下方法处理圆环。首先将要绘制的每一个圆环分成n份，然后再将每一份分成90份这样就用182个点表示一个多边形，根据实验要求的精度和条件，选取不同的n值，理论上n值越大越逼近圆环，误差就越小；然而如果n值过大，多边形的拼接处就会越多，临近效应就越显著，反而带来不好的影响，并且会使数据量剧增，给处理带来很大的麻烦。

在实验中通过宏文件将每一个圆环分成40份，每一份都用182个顶点来表示，最终很好地消除了棱角和“鼓包”的现象，得到很好的实验结果。“鼓包”是由于电子束系统双曝光造成的。电子束处理两个相邻的图形时，对于交接处电子束要进行两次曝光，从而造成这些地方曝光剂量过大，形成鼓包。

4制作流程

图1电子束制作微波带片掩模流程图

具体的制作工艺流程如图1所示。利用低压化学气相沉积方法，在900℃下将SiH2Cl2/NH3的混合气体通入管道中，在硅片两面同时淀积所需要的2um厚的氮化硅薄膜。将正性抗蚀剂旋涂在硅片的正反两面，使用常规的光刻技术，进行曝光，再使用反应离子刻蚀机，利用SF6气体在片子的背面刻出所需要的SiNx窗口，利用化学湿法腐蚀法将背面的体硅去掉，留下自支撑的氮化硅薄膜。利用电子束蒸发设备在片子的正面分别形成8nm厚的铬层和15nm厚的金层。在硅片的正面旋涂正性抗蚀剂，利用电子束曝光机进行直写，再经过电镀、去胶、打底金、漂铬等工艺就得到所要制作微波带片的掩模。然后，利用得到的掩模进行同步辐射X射线光刻复制。

5实验结果

成功地实现了阴阳图形互换技术。首先，利用电子束直写成功制成了阳图形微波带片，然后用同步辐射X射线光刻技术复制成功阴图形（大面积为不透光图形）微波带片。

第8篇：集成电路设计的流程步骤范文

文章编号：1005-913X（2015）08-0008-02

一、引言

继上个世纪制造业成功全球大转移之后，伴随国际服务贸易的迅速发展，服务全球化已成为经济全球化的主导力量，国际服务外包也成为新一轮全球产业大革命的趋势。服务外包是指企业将价值链中原本由自身提供的具有基础性的、共性的、非核心的业务外包给其他企业外部专业服务提供商来完成，以达到降低成本、增强企业核心竞争力的经济活动。服务外包业按提供的服务内容，可分为商业流程外包（BPO）、信息技术外包（ITO） 和知识流程外包（KPO）。

据麦肯锡预测，2020年，全球服务外包市场整体收入将超过一百五十万亿美元。在此趋势下，国际服务主要发包国一直在寻求最佳承接国以扩展其市场和提高国际竞争力。同时，广大服务外包承接国也纷纷制定相关政策以抓住这个巨大发展机遇。中国作为新兴的国际服务外国承接国，虽在近几年发展迅速，但与印度等主要承包国家相比仍有一定的差距，需要进一步完善。

二、印度服务外包相关政策

（一）优惠的税收和外资政策

制定优惠的税收和外资政策，可以为承接离岸服务外包提供宽松的环境。印度政府在1986年就制定了《计算机软件出口、软件发展和软件培训政策》，对从事IT外销的企业给予特别的优惠政策。例如，对从事该行业的企业所得税实行5年减免5年减半，再投资部分3年减免等优惠。上世纪90年代，印度进一步推出“零赋税”政策，出口软件全部免税，对生产的软件产品不征收流转税。2000年3月起，印度政府在全国批准设立140个经济特区，企业在10年期满后还可通过经济特区政策延续享受税收优惠。2004年2月，印度政府了一项税收声明，为避免双重征税，跨国公司将其非核心业务外包至印度享受免税。据有关资料显示，在印度发展服务外包的成本要比中国低30%左右，企业负担基本上是“零税赋”，这在相当大程度上形成了承接服务外包的成本优势（唐宜红、陈非凡，2007）。为促进出口，印度颁布了《2005年经济特区法案》，对经济特区建设及特区内的企业实行第一个五年免交全部所得税、第二个五年内减免50%所得税、第三个五年免除再投资收益税收等优惠政策。印度这些优惠的税收政策，吸引了大批的跨国金融机构，均选择印度作为外包的东道国。在目前的全球外包产业格局中，印度是最大的接包国家，其接包规模接近中国接包规模的十倍。

（二）严密的知识产权保护

主要软件发包商在选择承包商时，对于东道国的管理水平、商务和法律的国际规范有着很高的要求，尤其是对知识产权的保护问题。1847年印度颁布了第一部《版权法》，其后进行了多次修订。1994年和1999年两次修订《版权法》，实现了与WTO中《与贸易有关的知识产权保护协议》的完全接轨。印度还注重检查知识产权保护的执行效果： 1991年11月，印度组建了版权实施顾问委员会；1999年和2000年先后颁布了《国际版权规则》和《信息技术法》，对非法传播计算机病毒、复制软件等违法行为都规定了具体的惩治条款；2003年9月，成立了知识产权申诉委员会，负责受理专利、商标、设计及商标等案件的申诉；2004年，印度专利局从社会择优录取了63名专利审查官，并送往国家知识产权学院进行上岗前培训；2005年，印度开始实施新的专利法，知识产权制度与国际体系全面接轨。在世纪末相继通过了《版权法》《信息技术法》和《半导体集成电路设计法》。这些措施强化了保护知识产权的执行力度，使得印度软件外包企业建立了良好的国际信誉。

（三）先进的科技园区建设政策

印度等主要服务外包承接国都设立了科技园区，并在这些地区提供了非常宽松的贸易和投资环境，为服务外包作出了巨大贡献。印度软件出口的70%以上都是来自软件科技园区，早在1982年，英?甘地建立了第一个科技园，进行软件、微电子等尖端技术的研发，为软件产业发展奠定了基础。1991年，在班加罗尔创建了全国第一个计算机软件技术园区，其后又在马德拉斯、孟买、加尔各答等地建立了18 个具有国际先进水平的软件技术园区。园区的企业享受到多种优惠政策：如符合条件的软件企业到2010年前为止免除公司所得税（最高比例达90%）、允许设立100%外资独资公司、购买国内资本货物时免除消费税等许多优惠政策。1999年，印度成立信息科技部，成为当时世界上少有的专门设立IT部门的国家之一。2000年印度还在硅谷设立了软件园，为印度软件对美国的出口及加强与美国金融、投资等机构的联系做出了巨大贡献。

（四）应用型人才培养政策

优秀的人才是服务外包成功的关键。印度政府十分重视人才的培养，培养了一大批优秀的服务外包人才。主要表现在：第一，依托知名高等院校培养软件外包尖端人才。20世纪50年代，印度参照美国麻省理工学院的模式，在全国陆续建立了7所“印度理工学院”，印度高级软件人才大都出自这些学校。第二，重视基础外包人才的培养。班加罗尔除了十余家科研院所、名牌大学之外，还有近八十所小型工程技术学院。第三，独立后，英语被列为印度的官方语言之一。1970年，印度政府启动了质量改进工程（QIP），目的在于保障各层次技术教育机构的质量。

三、我国服务外包政策现状及存在的问题

随着服务外包对经济增长贡献的不断加大，我国政府日益深刻地认识到服务外包发展的重要意义。为了提高我国服务外包的发展，我国政府和相关部委出台了一系列扶持政策。但是与服务外包业发达的国家相比，我国目前服务外包部分政策的可操作性较差，存在着一定的差距。

（一）ITO 业务仍需扩展，BPO 有待突破

当前我国服务外包企业的业务类型仍然以信息技术外包（ITO）为主，占到了总规模的 86%，业务流程外包（BPO）为辅，占总规模的14%，其中以ITO业务为主的企业占到了71.4%，以BPO为主的企业占到19% 。ITO与BPO并重的企业占到了9.6%。76%的企业ITO业务超过70%，这些企业的ITO业务主要以软件开发为主，一半以上的企业软件开发占到了整个业务的70%的以上，另外，测试也是ITO业务的一种主要形式，36%企业的测试业务在10-30%之间，系统维护业务排在ITO 业务的第三位，有28%的系统维护业务在5-15%之间，本地化业务排在ITO 业务的第四位，有20%的企业本地化业务在5-15%之间。另外，在中国 BPO虽然刚刚起步，但是BPO 业务已经有了长足进步，无论从业务规模，还是从企业数量来看均占到了一定比例，并且发展速度较快（宋炳林，2013）。

（二）对日外包占据了半壁江山，欧美外包稳步发展，国内市场得到重视

我国服务外包排在前三位的市场是：日本49%、欧美30%、国内18%、其他地区3%，从以上的数据可以发现日本仍然是我国服务外包产业的最重要市场，不过来自欧美市场的外包份额正在稳步快速地上升，并且根据统计数据来看，一些优秀企业正在逐步将从事对日外包业务所积累的服务能力、财务资源投入到承接来自欧美的离岸外包业务，另一方面，更为值得关注的是国内市场也越来越得到了服务外包公司的重视，并且也在有计划、有步骤地开发高端市场及优质客户，其市场份额及重要性也在稳步上升，换个角度来看潜力巨大的国内市场机会一定不能错失，服务外包企业通过承接海外业务，不断增强自身的能力，也更有利于参与国内市场的竞争。

（三）外资企业占据较大比例，本土服务外包商崭露头角

外商独资企业和民营企业仍然是我国服务外包企业的主力军，其所占比重超过了80%，其中，外商独资更是高达45%，这也说明服务外包产业正在逐步吸引更多的海外直接投资。另一方面，海外背景对服务外包企业进行市场开拓，为提升全球交付能力提供了良好的条件，同时，国有和国有控股公司占到了15%，股份制公司占到了5%。

四、发展服务外包业的对策

在经济全球化的背景下，跨国公司是经济全球化的主导力量。尽管我国是服务外包承接国的大国之一，但是与爱尔兰、印度相比还有一定的差距。可见，借鉴印度等国的服务外包的成功经验，进一步完善吸引外资的政策、法规具有重要的战略意义。我国政府应从战略高度上认识到承接服务外包的重要性和紧迫性，尽快建立有关部门协调管理机制，以便对服务外包予以统筹并实施宏观指导和有效监管（吴洁，2007）。

（一）制定优惠的税收和外资政策

优惠的税收和外资政策，可以降低服务外包成本，成为吸引国家服务外包的重要因素之一。我国可以仿照给予高新技术企业的支持政策，为外包企业提供低息信贷，减免企业开展离岸外包的所得税和营业税，对用于提供外包所需的进口设备可以免征关税及进口环节增值税，积极推进服务外包商务环境（邢学杰，2009）。

（二）制定和完善服务产业配套政策

在园区内提供宽松的投资环境和良好的基础设施，可以极大地激励服务外包的发展。据鼎韬不完全统计，截至2010年全国建设（包括原有园区扩建等）了超过200 个的外包（或者以外包作为主要产业方向之一）园区，但是园区发展整体竞争力仍较薄弱。服务外包园区要想获得持续发展，必须首先着眼于创新，并且不单是企业创新，而是政府、企业、大学科研机构等多元协同的园区集群式创新。同时，根据本地的区位优势、产业基础等特点差异化和专业化发展。