集成电路设计规则精选(九篇)

前言：一篇好文章的诞生，需要你不断地搜集资料、整理思路，本站小编为你收集了丰富的集成电路设计规则主题范文，仅供参考，欢迎阅读并收藏。

第1篇：集成电路设计规则范文

【关键词】集成电路；EDA；项目化

0 前言

21世纪是信息时代，信息社会的快速发展对集成电路设计人才的需求激增。我国高校开设集成电路设计课程的相关专业，每年毕业的人数远远满足不了市场的需求，因此加大相关专业人才的培养力度是各大高校的当务之急。针对这种市场需求，我校电子信息工程专业电子方向致力于培养基础知识扎实，工程实践动手能力强的集成电路设计人才[1]。

针对集成电路设计课程体系，进行课程教学改革。教学改革的核心是教学课程体系的改革，包括理论教学内容改革和实践教学环节改革，旨在改进教学方法，提高教学质量，现已做了大量的实际工作，取得了一定的教学成效。改革以集成电路设计流程为主线，通过对主流集成电路开发工具Tanner Pro EDA设计工具的学习和使用，让学生掌握现代设计思想和方法，理论与实践并重，熟悉从系统建模到芯片版图设计的全过程，培养学生具备从简单的电路设计到复杂电子系统设计的能力，具备进行集成电路设计的基本专业知识和技能。

1 理论教学内容的改革

集成电路设计课程的主要内容包括半导体材料、半导体制造工艺、半导体器件原理、模拟电路设计、数字电路设计、版图设计及Tanner EDA工具等内容，涉及到集成电路从选材到制造的不同阶段。传统的理论课程教学方式，以教师讲解为主，板书教学，但由于课程所具有的独特性，在介绍半导体材料和半导体工艺时，主要靠教师的描述，不直观形象，因此引进计算机辅助教学。计算机辅助教学是对传统教学的补充和完善，以多媒体教学为主，结合板书教学，以图片形式展现各种形态的半导体材料，以动画的形式播放集成电路的制造工艺流程，每一种基本电路结构都给出其典型的版图照片，使学生对集成电路建立直观的感性认识，充分激发教师和学生在教学活动中的主动性和互动性，提高教学效率和教学质量。

2 实践教学内容的改革

实践教学的目的是依托主流的集成电路设计实验平台，让学生初步掌握集成电路设计流程和基本的集成电路设计能力，为今后走上工作岗位打下坚实的基础。传统的教学方式是老师提前编好实验指导书，学生按照实验指导书的要求，一步步来完成实验。传统的实验方式不能很好调动学生的积极性，再加上考核方式比较单一，学生对集成电路设计的概念和流程比较模糊，为了打破这种局面，实践环节采用与企业密切相关的工程项目来完成。项目化实践环节可以充分发挥学生的主动性，使学生能够积极参与到教学当中，从而更好的完成教学目标，同时也能够增强学生的工程意识和合作意识。

实践环节选取CMOS带隙基准电压源作为本次实践教学的项目。该项目来源于企业，是数模转换器和模数转换器的一个重要的组成模块。本项目从电路设计、电路仿真、版图设计、版图验证等流程对学生做全面的训练，使学生对集成电路设计流程有深刻的认识。学生要理解CMOS带隙基准电压源的原理，参与到整个设计过程中，对整个电路进行仿真测试，验证其功能的正确性，然后进行各个元件的设计及布局布线，最后对版图进行了规则检查和一致性检查，完成整个电路的版图设计和版图原理图比对，生成GDS II文件用于后续流片[2]。

CMOS带隙基准电压源设计项目可分为四个部分启动电路、提供偏置电路、运算放大器和带隙基准的核心电路部分。电路设计可由以下步骤来完成：

1）子功能块电路设计及仿真；

2）整体电路参数调整及优化；

3）基本元器件NMOS/PMOS的版图；

4）基本单元与电路的版图；

5）子功能块版图设计和整体版图设计；

6）电路设计与版图设计比对。

在整个项目化教学过程，参照企业项目合作模式将学生分为4个项目小组，每个小组完成一部分电路设计及版图设计，每个小组推选一名专业能力较强且具有一定组织能力的同学担任组长对小组进行管理。这样做可以在培养学生设计能力的同时，加强学生的团队合作意识。在整个项目设计过程中，以学生探索和讨论为主，教师起引导作用，给学生合理的建议，引导学生找出解决问题的方法。项目完成后，根据项目实施情况对学生进行考核，实现应用型人才培养的目标。

3 教学改革效果与创新

理论教学改革采用计算机辅助教学，以多媒体教学为主，结合板书教学，对集成电路材料和工艺有直观感性的认识，学生的课堂效率明显提高，课堂气氛活跃，师生互动融洽。实践环节改革通过项目化教学方式，学生对该课程的学习兴趣明显提高，设计目标明确，在设计过程中学会了查找文献资料，学会与人交流，沟通的能力也得到提高。同时项目化教学方式使学生对集成电路的设计特点及设计流程有了整体的认识和把握，对元件的版图设计流程有了一定的认识。学生已经初步掌握了集成电路的设计方法，但要达到较高的设计水平，设计出性能良好的器件，还需要在以后的工作中不断总结经验[3]。

4 存在问题及今后改进方向

集成电路设计课程改革虽然取得了一定的成果，但仍存在一些问题：由于微电子技术发展速度很快，最新的行业技术在课堂教学中体现较少；学生实践能力不高，动手能力不强。

针对上述问题，我们提出如下解决方法：

1）在课堂教学中及时引进行业最新发展趋势和（下转第220页）（上接第235页）技术，使学生能够及时接触到行业前沿知识，增加与企业的合作；

2）加大实验室开放力度，建立一个开放的实验室供学生在课余时间自由使用，为学生提供实践机会，并且鼓励能力较强的学生参与到教师研项目当中。

【参考文献】

[1]段吉海.“半导体集成电路”课程建设与教学实践[J].电气电子教学学报，2007，05（29）.

第2篇：集成电路设计规则范文

关键词：版图设计；九天EDA系统；D触发器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成电路（Integrated Circuit，IC）把成千上万的电子元件包括晶体管、电阻、电容甚至电感集成在一个微小的芯片上。集成电路版图设计的合理与否、正确与否直接影响到集成电路产品的最终性能[1]。目前，集成电路版图设计的EDA （ Electronic Design Automation）工具较多，但主流的集成电路版图设计的EDA工具价格昂贵，而我国自主开发的九天EDA系统，具有很高的性价比，为我们提供了理想的集成电路设计工具。

2基本概念

2.1 版图

版图是将三维的立体结构转换为二维平面上的几何图形的设计过程，是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。它包括了电路尺寸、各层拓扑定义等器件的相关物理信息，是设计者交付给代工厂的最终输出。

2.2 版图设计

它将电路设计中的每一个元器件包括晶体管、电阻、电容等以及它们之间的连线转换成集成电路制造所需要的版图信息。主要包括图形划分、版图规划、布局布线及压缩等步骤[2]。版图设计是实现集成电路制造的必不可少的环节，它不仅关系到集成电路的功能是否正确，而且会在一定程度上影响集成电路的性能、面积、成本与功耗及可靠性等[3]。版图设计是集成电路从设计走向制造的桥梁。

2.3 集成电路版图实现方法

集成电路版图实现方法可以分为全定制（Full-Custom）设计和半定制（Semi-Custom）设计[4]。半定制设计方法包括门阵列设计方法、门海设计方法、标准单元设计方法、积木块设计方法及可编程逻辑器件设计方法等。全定制设计方法是利用人机交互图形系统，由版图设计人员从每一个半导体器件的图形、尺寸开始设计，直至整个版图的布局和布线。全定制设计的特点是针对每一个元件进行电路参数和版图参数的优化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生产成本。随着设计自动化的不断进步，全定制设计所占比例逐年下降[5]。

3九天EDA系统简介

华大电子推广的应用的九天EDA系统是我国自主研发的大规模集成电路设计EDA工具，与国际上主流EDA系统兼容，支持百万门级的集成电路设计规模，可进行国际通用的标准数据格式转换，它已经在商业化的集成电路设计公司以及东南大学等国内二十多所高校中得到了应用，特别是在模拟和高速集成电路的设计中发挥了作用，成功开发出了许多实用的集成电路芯片[6]。其主要包括下面几个部分[7]：ZeniSE（ Schematic Editor）原理图编辑工具，它可以进行EDIF格式转换，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版图编辑工具；它能提供多层次、多视窗、多单元的版图编辑功能，同时能够支持百万门规模的版图编辑操作；ZeniVERI （ Physical Design Verification Tools）版图验证工具它可以进行几何设计规则检查（DRC） 、电学规则检查（ ERC） 及逻辑图网表和版图网表比较（LVS）等。

版图设计用到的工具模块是ZeniPDT，它具备层次化编辑和在线设计规则检查能力，并提供标准数据写出接口。其设计流程如图1所示[8]，

4设计实例

任何一个CMOS数字电路系统都是由一些基本的逻辑单元（非门、与非门、或非门等）组成，而基本单元版图的设计是基于晶体管级的电路图设计的。因而在版图设计中，主要涉及到如何设计掩膜版的形状、如何排列晶体管、接触孔的位置的安排以及信号引线的位置安排等。以下以一个用于数据采集的D触发器为例进行设计。

4.1 D触发器电路图及工作原理

D触发器电路图，如图2所示，此电路图是通过九天EDA系统工具的ZSE模块构建的，其基本工作原理是：首先设置CLB=1。当时钟信号CLK=0时，DATA信号通过导通的TG1进入主寄存器单元，从寄存器由于TG4的导通而形成闭合环路，锁存原来的信号，维持输出信号不变。当CLK从0跳变到1时，主寄存器单元由于TG2的导通而形成闭合回路，锁存住上半拍输入的DATA信号，这个信号同时又通过TG3经一个与非门和一个反相器到达Q端输出。当CLK再从1跳变到0时，D触发器又进入输入信号并锁存原来的输出状态。对于记忆单元有时必须进行设置，电路中的CLB信号就担当了触发器置0 的任务。当CLB=0时，两个与非门的输出被强制置到1，不论时钟处于0还是1，输出端Q均被置为0。

4.2 D触发器子单元版图设计

图2所示的D触发器由五个反相器、两个与非门、两个传输门和两个钟控反相器组成。选择适当的逻辑门单元版图，用这些单元模块构成D触发器。

对于全定制的集成电路版图设计，需要工作平台，包括设计硬件、设计使用的EDA软件以及版图设计的工艺文件和规则文件。此D触发器的设计硬件是一台SUN Ultra10工作站，设计软件是九天EDA系统，采用0.6um硅栅CMOS工艺。

CMOS反相器是数字电路中最基本单元，由一对互补的MOS管组成。上面为PMOS管（负载管），下面为NMOS管（驱动管）。由反相器电路的逻辑“非”功能可以扩展出“与非”、“或非”等基本逻辑电路，进而得到各种组合逻辑电路和时序逻辑电路。

在电路图中，各器件端点之间所画的线表示连线，可以用两条线的简单交叉来表示。但对于具体的物理版图设计，必须关心不同连线层之间物理上的相互关系。在硅CMOS工艺中，不能把N型和 P型扩散区直接连接。因此，在物理结构上必须有一种实现简单的漏极之间的连接方法。例如，在物理版图中至少需要一条连线和两个接触孔。这条连线通常采用金属线。可得如图3（a）所示的反相器的局部的符号电路版图。同理，可以通过金属线和接触孔制作MOS管源端连接到电源VDD和地VSS的简单连线，如图3（b）所示。电源线和地线通常采用金属线，栅极连接可以用简单的多晶硅条制作。图3（c）给出了最后的符号电路版图。

通过九天版图设计工具绘制的反相器版图如图4所示。其他基本单元的版图可依此建立。

4.3 D触发器版图设计

先建立一个名为DFF的库，然后把建立的各个单元版图保存在DFF库中，同时在库中建立名为dff的新单元。调用各子单元，并进行相应D触发器的版图布局，接着就是单元间的连线。主要用到的层是金属1、金属2和多晶硅进行连接布线。接触孔是用来连接有源区和金属1，通孔用来连接金属1和金属2，多晶硅和多晶硅以及相同层金属之间可以直接连接。版图设计完成后，再利用版图验证工具ZeniVERI对该版图进行了版图验证。最后，经过验证后D触发器的版图如图5所示。

5结语

在分析CMOS 0.6um设计规则和工艺文件后，采用九天EDA系统，以D触发器为例进行了版图设计。实践表明，九天EDA系统工具具有很好的界面和处理能力。该版图已用于相关芯片的设计中，设计的D触发器完全符合设计要求。

参考文献

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 冯勇建, 杨涵. 集成电路版图（layout） 设计方法与实例[J]. 现代电子技术, 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子阳, 郑杨. 自动布局布线及验证研究[J]. 微处理机, 2008,1:3132.

[4] 王志功, 景为平. 集成电路设计技术与工具[M]. 南京:东南大学出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周润德译. 数字集成电路――电路、系统与设计（第二版）[M], 北京:电子工业出版社, 2006, 48-51.

[6] 易茂祥, 毛剑波, 杨明武等. 基于华大EDA软件的实验教学研究[J]. 实验科学与技术, 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系统的集成电路版图设计[J]. 南通工学院学报（自然科学版） , 2004, 3 （4）:101-103.

第3篇：集成电路设计规则范文

关键词：集成电路版图；CD4002B；芯片解析

作者简介：王健（1965-），男，辽宁沈阳人，沈阳化工大学信息工程学院，副教授；樊立萍（1966-），女，山东淄博人，沈阳化工大学信息工程学院，教授。（辽宁　沈阳　110142）

中图分类号：G642.0?????文献标识码：A?????文章编号：1007-0079（2012）31-0050-02

“集成电路版图设计”是一门讲授集成电路版图版图工作原理、设计方法和计算机实现的课程，是电子科学与技术专业及相关电类专业课程体系中一门重要的专业课。[1]该课程一般以“模拟电子技术基础”、“数字电子技术基础”和“半导体器件”为先修课程，主要讲授集成电路双极工艺和CMOS工艺的基本流程、版图基本单元的工作原理和结构特点，以及布局布线的设计方法。[2]其目的是指导学生掌握集成电路版图分析与设计技术，提高学生实践能力和综合解决问题的能力。由于集成电路芯片外层有封装，学生在学习该课程前对版图无直观认识，很多版图设计教材是先讲授工艺流程，然后讲授单元版图，最后论述布局布线等内容，这样教学有悖于从感性到理性的认知过程，有碍教学效果。[3]有的教材在版图解析方面做了有益尝试，但由于当时技术条件限制，采用绘制图代替芯片解析照片，实践性欠佳。为了在有限的学时中能够尽快引导学生入门，在版图解析与设计两个方面的能力都有所提高，笔者将芯片CD4002B解析并应用到“集成电路版图设计”课程教学实践中，效果良好。

一、版图逆向解析

集成电路的设计包括逻辑（或功能）设计、电路设计、版图设计和工艺设计。通常有两种设计途径：正向设计、逆向设计。[2]

逆向设计的作用为仿制和获得先进的集成电路设计。逆向设计的流程为：提取横向尺寸，提取纵向尺寸和测试产品的电学参数。[2]

对于本科电子科学与技术专业教学，版图的逆向设计主要是提取芯片的横向尺寸。提取芯片横向尺寸方法为：打开封装，进行拍照、拼图；由产品的复合版图提取电路图、器件尺寸和设计规则；进行电路模拟和画版图。

二、CD4002B版图解析

CD4002B是两个四输入或非门芯片，封装为双列14针塑料封装，根据芯片编号规则判断为CMOS工艺制造。该电路具有器件类型全面、电路典型的特点，适用于教学实践。

1.CD4002B芯片版图拍照

首先将芯片放到浓硝酸中加热，去掉封装，用去离子水冲洗、吹干后在显微镜下拍照铝层照片。再将芯片放到盐酸溶液中漂洗去掉铝层，用去离子水冲洗、吹干后放到氢氟酸溶液中去掉二氧化硅层，经去离子水冲洗、吹干后用染色剂染色，杂质浓度高部分颜色变深，冲洗、吹干后在显微镜下对无铝层（有源层）芯片拍照。

采用图形编辑软件分别对两层照片进行拼接，获得版图照片。

2.芯片版图分析

通过对CD4002B两层（铝层和有源层）照片进行分析研究表明：解析的芯片为是一层铝，且铝栅极，P阱工艺。该芯片铝线宽度最小为9微米，栅极宽度为6微米。芯片包含的单元为NMOS、PMOS、反相器、四输入与非门、电阻、二极管等。

该芯片由两个四输入或非门组成，其中一个或非门电路图如图1所示，其中9、10、11、12管脚为输入端，14管脚为电源端，13管脚为输出端和7管脚为地端。四个输入端首先分别经过一个反相器，然后接入一个四输入与非门，最后经过一个反相器输出。逻辑关系经过推导和仿真验证为或非门关系。

为了实现静电保护，在输入、输出和电源端分别构造静电保护。输入端静电保护电路由四个二极管和一个限流电阻构成；输出端静电保护电路由二个二极管和一个限流电阻构成；电源端静电保护电路由一个二极管构成。

下面以芯片中四输入与非门版图和输入静电保护电路说明版图特点。

该芯片的四输入与非门版图如图2所示。N14、N15、N16、N17为NMOS管，共用一个P阱，从铝层分析四个NMOS管为串联关系。为了节省面积，相邻器件源极和漏极共用，即上一个管子源极是邻近管子漏极；P14、P15、P16、P17为PMOS管，从铝层分析四个NMOS管为并联关系，四个器件源极相连和漏极相连，提取的电路图见图1。

该芯片的输入管脚都有静电保护电路，如图3所示。其中D5-1、D5-2为两个以P阱为P区的二极管，该管N区接输入端，P区接地；R5为基区电阻；D5-3、D5-4为以基区电阻为P区，衬底为N区的二极管，其中P区接电阻，N区接电源。提取的电路图见图1。

三、课程教学改革

1.教学大纲的改革

本科生教学既要注重实践教学又要兼顾理论教学，不仅要掌握单元的版图设计和软件使用，还应该掌握版图结构原理。为此确立该课程的基本目标为：电路的分析及应用，能够读懂电路的线路图，并能进行正确分析；版图识读和常见基本器件的版图设计；布局布线与验证修改；[4]掌握版图的失效机理，并能掌握特殊器件版图的设计方法。

根据电子科学与技术的课程体系，参考几种教材制定了特色显著的教学大纲。该大纲主要内容包括：模拟和数字集成电路基本单元电路和工作原理；双极工艺、CMOS工艺和BICMOS工艺的介绍；集成电路的失效机理和防护措施；三种工艺的中的NPN和PNP晶体管、NMOS和PMOS晶体管、电阻、电容和电感等器件的版图和工作原理；特殊器件的版图及工作原理；[5]版图布局、布线和标准单元设计的基本规则；逆向版图的识别方法；[2]集成电路设计软件的使用方法。[6]

第4篇：集成电路设计规则范文

关键词：电子设计自动化；课程特点；教学方法

作者简介：董素鸽（1983-），女，河南叶县人，郑州大学西亚斯国际学院电子信息工程学院，助教；李华（1972-），男，河南郑州人，郑州大学西亚斯国际学院电子信息工程学院，助教。（河南郑州451150）

中图分类号：G642.41     文献标识码：A     文章编号：1007-0079（2012）11-0046-02

电子设计自动化（EDA：Electronic Design automation）是将计算机技术应用于电子设计过程中而形成的一门新技术，[1]它已经被广泛应用于电子电路的设计和仿真、集成电路的版图设计、印刷电路板（PCB）的设计和可编程器件的编程等各项工作中。

随着半导体技术及电子信息工业的不断发展，电子设计自动化技术在信息行业中的应用范围越来越广泛，应用领域也涉及产业链中的几乎任何一个环节。一方面是社会上对电子设计自动化人才的急需，另一方面是我国高校中电子设计自动化人才培养的落后，两者之间的矛盾也促使众多的高校开始在电子信息、微电子技术等专业中开设“电子设计自动化”课程。如今，该课程已成为众多信息类学科的专业必修课，这为我国电子设计自动化人才的培养和充实做出了巨大的贡献。

“电子设计自动化”课程教学效果直接影响着人才培养的质量，因此，优秀的教学方法和教学质量是教学过程中必须重视的。笔者根据近几年的教学经历，总结经验，开拓创新，形成了一套特有的教学方法，旨在培养出基础牢、思路清、知识广、能力强的电子设计自动化人才。

一、“电子设计自动化”课程教学的特点

电子设计自动化是一个较为宽泛的概念，它涵盖了电路设计、电路测试与验证、版图设计、PCB板开发等各个不同的应用范围。而当前“电子设计自动化”课程设置多数侧重电路设计部分，即采用硬件描述语言设计数字电路。因此，该课程的教学具非常突出的特点。

1.既要有广度，又要有深度

有广度即在教学过程中需要把电子设计自动化所包含的各个不同的应用环节都要让学生了解，从而使学生从整个产业链的角度出发，把握电子设计自动化的真正含义，以便于他们建立起一个全局概念。有深度即在教学过程中紧抓电路设计这个重点，着重讲解如何使用硬件描述语言设计硬件电路，使学生具备电路设计的具体技能，并能够应用于实践和工作当中。

2.突出硬件电路设计的概念

在众多高校开设的“电子设计自动化”课程中，多数是以硬件描述语言VHDL作为学习重点的。而VHDL语言是一门比较特殊的语言，与C语言、汇编语言等存在很大的不同。因此，在教学过程中首先要让学生明白这门语言与前期所学的其他语言的区别，并通过实例，如CPU的设计及制造过程，让学生明白VHDL等硬件描述语言的真正用途，并将硬件电路设计的概念贯穿整个教学过程。

3.理论与实践并重

“电子设计自动化”是一门理论性与实践性都很强的课程，必须两者并重，才能收到良好的教学效果。在理论学习中要突显语法要点和电路设计思想，[2]并通过实践将这些语法与设计思想得以加强和巩固，同时在实践中锻炼学生的创新能力。

二、“电子设计自动化”课程教学方法总结

良好的教学方法能起到事半功倍的效果。因此，针对“电子设计自动化”课程的教学特点，笔者根据近几年的教学经验总结了一些行之有效的教学方法。

1.以生动的形式带领学生进入电子设计自动化的世界

电子设计自动化对学生来说是一个全新的概念。如何让他们能够快速地进入到这个世界中，并了解这个世界的大概，从而对这个领域产生兴趣，是每个老师在这门课授课之前必须要做的一件事情。教师可以采用一些现代化的多媒体授课技术，让学生更直观地了解电子设计自动化。由于电子设计自动化是一个很抽象的概念，因此，可以通过播放视频、图片等一些比较直观的内容来让学生了解这个领域。从学生最熟悉的电脑CPU引入，通过一段“CPU从设计到制造过程”的视频，让学生了解集成电路设计与制造的流程与方法，并引出集成电路这个概念。

通过早期的集成电路与现在的集成电路的图片对比，引出EDA的概念，并详细讲解EDA对于集成电路行业的发展所作的巨大贡献。在教学过程中，通过向学生介绍一些使用EDA技术实现的当前比较主流的产品及其应用，提高学生对EDA的具体认识。这些方法不仅使学生对EDA相关的产业有了相应的了解，更激发了学生的学习兴趣，使学生能够踊跃地投入到“电子设计自动化”的学习中。

2.以实例展开理论教学

“电子设计自动化”的学习内容包含三大部分：[3]硬件描述语言（以VHDL语言为学习对象）、开发软件（以QUARTUS II为学习对象）和实验用开发板（以FPGA开发板为学习对象）。

硬件描述语言的学习属于理论学习部分，是重中之重。对于一门编程语言的学习来说，语法和编程思想是学习要点。在传统的编程语言学习的过程中，通常都是将语法作为主线，结合语法实例逐渐形成编程思想。这种学习方法会使学生陷入到学编程语言就是学习语法的误区中，不仅不能学到精髓，还会因为枯燥乏味而产生厌倦感。

如何能使学生既能掌握电路设计的方法，又轻松掌握语法规则是一个教学难题。笔者改变传统观念，将编程思想的学习作为教学主线，在理论学习过程中，以具体电路实例为基础，引导学生从分析电路的功能入手，熟悉将电路功能转换为相应的程序语句的过程，并掌握如何将这些语句按照规则组织成一个完整无误的程序。在此过程中，不断引入新的语法规则。由于整个过程中学生的思考重点都放在电路功能的实现上，而语法的学习就显得不那么突兀，也不会产生厌倦感。由于语法时刻都需要用到且容易忘记，因此在后期的实例讲解过程中需要不断地巩固之前所学过的语法现象，以避免学生遗忘，以此让学生明白，学习编程语言的真正目的是为了应用于电路设计。通过一些实践，学生体会到语言学习的成就感，进一步提高了学习兴趣，此方法收到了良好的教学效果。

3.将硬件电路设计的概念贯穿始终

硬件描述语言与软件语言有本质区别。很多学生由于不了解硬件描述语言的特点，在学习过程中很容易将之前所学的C语言等软件编程语言的思维惯性的应用于VHDL语言的学习过程中，这对于掌握硬件电路设计的实质有非常大的阻碍。因此，在教学过程中，从最初引入到最后设计电路，都要始终将硬件电路设计的概念和思维方式贯穿其中。

在讲述应用实例时，需要向学生分析该例中的语句和硬件电路的关系，并强调这些语句与软件语言的区别。以if语句为例，在VHDL语言中，if语句的不同应用可以产生不同的电路结构。完整的if语句产生纯组合电路，不完整的if语句将产生时序电路，如果应用不当，会在电路中引入不必要的存储单元，增加电路模块，耗费资源。[4]而对于软件语言，并没有完整if语句与不完整if语句之分。为了让学生更深刻地理解不同的if语句对应的硬件电路结构特性，可以通过一个小实例综合之后的电路结构图来说明。

如以下两个程序：

（1）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

elsif a

end if；

end process；

end；

（2）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

else y

end if；

end process；

end；

（1）（2）两个程序唯一的不同点在于：程序（1）中使用的是elsif语句，是一个不完整的if语句描述，而程序（2）使用的是else语句，是一个完整的if语句描述。这一条语句的区别却决定了两个程序的电路结构有很大的不同。（1）综合的结果是一个时序电路，电路结构复杂，如图1所示。而（2）综合的结果是一个纯组合电路，电路结构非常简单，如图2所示。通过综合后的电路图比较，学生更深刻理解这两类语句的区别。

强化硬件电路设计的思想，可以促使学生逐渐形成一种规范、高效、资源节约的设计风格，培养一个优秀的硬件电路设计工程师。

4.通过实践拓展强化学生动手能力

“电子设计自动化”是一门实用性很强的课程，学生在学完该课程后必须具备一定的硬件电路设计和调试的能力，因此在教学中需要不断地用实践训练来强化学生在课堂所学习的理论知识，并使他们达到能够独立设计较复杂硬件电路的能力。

笔者在教学过程中鼓励学生将课程实践和毕业设计内容相结合的方法，让学生强化实践能力，收到了良好的效果。学习“电子设计自动化”课程的学生基本上都是即将进入大四，此时他们的毕业设计已经开始进入选题，开始了初步设计的过程。笔者先在实验课堂向学生布置一些常用硬件电路设计的题目，比如交通灯、自动售货机、电梯控制器等，让学生体会电子设计自动化课程的实用性，激发他们的思考和学习兴趣。在此基础上分组组建实践小团队，让每组学生共同完成一个较复杂的电路系统，比如遥控小车、温度测控系统等，鼓励他们将所做的内容与毕业设计对接。其中大部分同学通过这些训练都可以掌握硬件电路设计的基本方法和流程，有一部分同学还能设计出比较出色的作品。此过程不仅让学生体会到了学习知识的快乐，也培养了他们的团队协作精神，为他们以后的继续深造和工作做了铺垫。

三、结束语

掌握“电子设计自动化”课程的特点，有针对性地改善教学方法，充分调动学生的学习积极性，强化理论和实践教学相结合，一方面使学生把握课程的全局性，了解和熟悉电子设计自动化行业的状况和最新动态；另一方面培养学生具有扎实的理论基础和良好的动手能力，培养出厚基础、重实践、有创新的高素质人才，具有重要的社会意义。

参考文献：

[1]潘松,黄继业.EDA技术与VHDL(第二版)[M].北京:清华大学出版社,2007.

[2]Roth,C.H.数字系统设计与VHDL[M].金明录,刘倩,译.北京:电子工业出版社,2008.

第5篇：集成电路设计规则范文

关键词：跨导运算放大器；增益增强；全差动;开关电容共模反馈

中图分类号：TN402 文献标识码：B

文章编号：1004373X(2008)0507903

A Fully Differential Gain-Boosted Operational Transconductance Amplifier

WU Xiaolei1，GONG Min1，CHEN Lan2

(1.School of Physical Science and Technology,Sichuan University,Chengdu,610065,China;

2.Institute of Microelectronics,Chinese Academy of Science,Beijing,100029,China)

Abstract：A low voltage fully differential gain-boosted CMOS operational transconductance amplifier is designed.The main op amp is a folded-cascode op amp with a pair of PMOS inputs,and two auxiliary op amps are designed to enhance the output impedance and the open loop gain.The main op amp emploies an improved SC-CMFB circuit,which characterizes faster settling time and higher accuracy than the traditional circuit.The OTA is designed in SMIC 0.18μm mixed-signal CMOS technology with 1.8V power supply.The simulation results show that the DC open-loop gain is 92-2 dB and the unity-gain bandwidth is 504 MHz.

Keywords：

OTA;gain-boosted;fully differential;switched-capacitor CMFB

1 引 言

在模拟集成电路设计领域，如在开关电容滤波器、AD转换器等电路中，运算跨导放大器(OTA)是十分重要的模块。在运放的设计中，他的各项参数之间存在着折衷。开环直流增益和单位增益带宽(GBW)是两个重要的参数，开环直流增益决定着运算放大器的精度，比如要保证增益误差在0-01%~0-1%以内，至少需要60~80 dB的低频增益;GBW则决定着运放的速度。

相对于单端输出的运放，全差动运放有以下优点[1]：对共模噪声的抑制；较大的输出摆幅；消除偶次谐波失真；在开关电容电路中可以通过增加一个开关消除电荷注入效应[2]。因此尽管全差动运放需要额外的共模反馈(CMFB)电路来稳定输出电压，但目前高性能模拟电路仍大多采用全差动的工作方式。

在深亚微米设计中，沟道长度调制效应随着沟道长度的缩短越来越明显，使得器件的本征增益受到限制，而增益增强技术[3]可以有效提高运放的增益并且不会影响频率特性。本文采用增益增强技术，在1-8 V电源电压下，设计了一种全差动低功耗的运算跨导放大器。采用一种改进的SC- CMFB电路，在不占用更多芯片面积的前提下有更快的建立时间和更高的精度。

2 电路原理与结构

2.1 电路原理与结构

如图1所示，在两条共源共栅支路上，辅助运放A1和A2从支路电流取样，控制M3~M6的栅极电压，相当于给M3~M6引入了电流串联负反馈，由负反馈的理论[1]可知，这种类型的负反馈将使每条支路输出阻抗提高A1或A2倍。

在没有两个辅助运放A1和A2时，输出点的阻抗为：

2.2 主运放结构的选择

目前流行的OTA结构中，套筒结构有最优秀的性能，但遗憾的是他的输出摆幅受限，因此不适用于低电压设计。折叠共源共栅结构有更大的输出摆幅以及可以使输入和输出短接，共模输入电平也更容易选取，所以得到了广泛的应用。本设计主运放采用折叠共源共栅结构，总体电路如图1所示。

选择P管使得次极点较远，有较好的频率特性，并优化了1/f噪声。另外对于Gain-Boost，后面会看到辅助运放单位增益频率的选择也受到主运放带宽和第一非主极点的限制，P输入对管两个极点距离较远，也使得设计更为方便。

2.3 辅助运放结构

两个辅助运放也为折叠共源共栅结构，其中A1管输入共模电平较低，用PMOS作为输入对管，A2则采用N管输入。辅助运放的共模反馈电路采用连续时间共模反馈，因为辅助运放驱动的负载电容较小，为不影响带宽，开关电容电路势必需要更小的电容，导致时钟馈通效应、电荷注入效应更加明显；另外辅助运放不需要大的输出摆幅，采用连续时间共模反馈也能使建立时间更短。辅助运放A1及其共模反馈电路如图2所示(A2结构与此类似)。

3 电路设计

3.1 开关电容共模反馈

主运放采用开关电容共模反馈，具有大的输出摆幅并且几乎不消耗静态功耗等优点。图3为一种常用的SC-CMFB结构。

在一些手提及电池供电系统中要求有电源关断模式以降低功耗，因此开关电容共模反馈的建立时间是重要的，他决定了模拟电路从电源开启或从关断模式到激活模式的过渡能否可靠工作。基于以上考虑，本设计采用的一种SC-CMFB电路[5],如图4所示。

SC-CMFB电路何时开始工作取决于C2上的电压何时建立到Vcm-Vb，图4所示电路在F1和F2两个周期都有C1和C2并联，给C2充电，理论上讲将有比图3的电路快一倍的建立时间。另外，由于在C2两旁的时钟总有相反的相位，当一个开启时，另一个关断，使得时钟馈通效应和沟道电荷注入效应都得到了抑制，C2的值也可选得更小。

开关电容的选取原则：

(1) Ct=C1+C2连到了运放输出端，这增加了运放的总负载，要求Ct尽量小；

(2) 共模环路也要求有足够的带宽以抑制共模扰动，一般要设为等于或大于差模环路带宽的1/2[4]，这要求Ct不能太小；

(3) C1和C2的比值决定了电压收敛的速度(C2,C1以及两旁的开关实际上组成一个SC的一阶低通滤波器，输入为直流电压Vcm- Vb)，另外选择C1大于C2还可以减小电荷注入误差和泄漏电流误差。

根据以上规则，经过计算和仿真调整，选择C1=120 fF，C2=20 fF已能满足要求。图5为分别使用图3和图4电路的输出共模电平建立时间仿真图，两种结构选择相同的总电容。时钟周期为50 ns，图中可见，改进的SC-CMFB电路有更快的建立时间和更理想的稳定电压值。

3.2 辅助运放设计

在设计辅助运放时必须注意零极点的偶对(doublet)现象，如果偶对出现在系统的-3 dB点以内，则会使系统的建立时间加长。在Gain-Boost中，偶对通常出现在辅助运放的单位增益频率附近，提高偶对的发生频率可以避免他对建立时间的影响，但如果提高到主运放次极点附近时，将会使运放出现不稳定。因此辅助运放的设计必须满足[6,7]：

│陋│鬲u≤ωa≤ωp,2

其中β为闭环系统反馈系数，ωu为主运放的单位增益带宽，ωa为辅助运放的单位增益带宽，ωp,2为主运放第一非主极点频率。在设计中先假设β=1，这样对于更低β值也能满足条件。主运放第一非主极点的位置不好确定，可以选择辅助运放单位增益频率略大于主运放的单位增益频率，根据仿真结果看是否需要调整或加补偿电容。

4 电路仿真

电路采用中芯国际(SMIC)0-18 μm混合信号工艺设计，1-8 V电压供电，在Hspice中进行仿真验证，仿真时，负载电容CL取0-75 pF，加上共模反馈电路电容和输出寄生电容，输出端总负载电容实际约为1 pF。图6所示是运放的频率响应。

运放的低频增益为92-2 dB，单位增益带宽为504 MHz，相位裕量为78°。把运放接为单位增益模式，测量出建立时间为4-5 ns(0.1%建立误差)，压摆率为530 V/μs。运放的其他一些主要参数示于表1中。

表1 OTA主要性能参数

5 结 语

本文对增益增强技术的工作原理进行了分析，并利用0-18 μm混合信号工艺设计了一个全差动跨导运算放大器，采用了一种改进的SC-CMFB电路，有更快的共模电平建立时间和更高的精度。仿真结果表明，在1-8 V电源电压下可以达到92-2 dB的直流增益、504 MHz带宽和78°的相位裕量，功耗也仅为3-2 mW。该OTA可用于高速A/D转换器等领域。

参考文献

［1］Paul R Gray,Paul J Hurst.Analysis and Design of Analog Integrated Circuits[M].4th Edition,New York: John Wiley & Sons,Inc,2001.

［2］毕查德・拉扎维.模拟CMOS集成电路设计[M].陈贵灿，程军，张瑞智，等译.西安：西安交通大学出版社，2002.

［3］Bult K,Geelen G.A Fast-Settling CMOS Op Amp for SC Circuits with 90 dB DC Gain[J].IEEE J Solid-State Circuits,1990,25(6):1 379-1 384.

［4］Ojas Choksi,Richard Carley L.Analysis of Switched- Capacitor Common-Mode Feedback Circuit [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing,2003,50(12): 906-916.

［5］mon-Mode Output Sensing Circuit[P].U.S.Patent 5894284,April 13,1999.

［6］Mohammad Mahdi Ahmadi.A New Modeling and Optimization of Gain-Boosted Cascode Amplifier for High-Speed and Low-Voltage Applications [J].IEEE Transactions on Circuits and Systems-II: Express Briefs,2006,53(3): 169-173.

［7］Mrinal Das.Improved Design Criteria of Gain-Boosted CMOS OTA with High Speed Optimizations [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing,2002,49(3): 204-207.

第6篇：集成电路设计规则范文

简介

在探究实际的运放参数之前，有必要对每种制造工艺有一个简单的了解。双极型晶体管于20世纪40年代末诞生于贝尔实验室，之所以称为双极型，是因为其工作时同时利用电子和空穴。数十年来，这些晶体管已广泛应用于集成电路设计，而且如今仍在使用。

互补金属氧化物半导体(cMOS)出现于20世纪60年代，并作为晶体管一晶体管逻辑电路(TTL)的低功耗数字逻辑替代品而得到普遍应用。与其他类型的晶体管不同，CMOS晶体管只有在切换状态时才会消耗电流，因此属于低功耗器件。

BiCMOS顾名思义是指在同一器件中同时结合了双极和CMOST艺。这种结合使得集成电路设计人员能够利用每种工艺的固有优势。直到20年前，将双极和CMOS无缝结合成一种工艺还不是非常可靠，而且成本非常昂贵。如今，BiCMOS被用于那些固有收益与技术工艺多耗费的成本相比更为重要的特定应用(包括运放)。

此外，在用于运放设计时，这些制造工艺各有其优缺点。以下几部分将进一步分析这些制造工艺的权衡利弊，以及它们与实际放大器参数有着怎样的联系。

功耗

如前文所述，cMOS的低功耗是人所共知的，因为晶体管仅在切换状态时才会消耗电流。但是，这种功耗优势只有在慢速放大器上才会有所体现。随着带宽的增加，CMOS放大器的电流会大幅提升，很快其消耗的电流就会大于同比的双极型放大器。由于CMOS需要成指数倍地增大电流才能实现高速，因此双极型器件更适用于高带宽、高回转率应用。对于低带宽应用，CMOS放大器仍具有功耗优势。例如，MicrochipTechnology的MCP6041低功耗CMOS运放的典型静态电流仅为600 nA，可提供14kHz的增益带宽积。

噪声性能

在闪烁或1／f噪声方面，CMOS晶体管的低频噪声要大干双极型晶体管。在低频时，此噪声主要源于导通路径不规则以及晶体管中的偏置电流引起的噪声。在双极型晶体管中，导通路径埋置于硅中。而在CMOS晶体管中，电流通路接近于表面，这使得电流非常容易受到硅表面缺陷的影响，从而增加低频噪声。在高频时，1／f哚声可忽略不计，因为其他来源的白哚声开始占据主导。与相同尺寸的双极型晶体管相比，CMOS晶体管的跨导较低，这使其具有较高的宽带噪声。就抗哚声性能而言，双极型运算放大器通常比CMOS放大器更具优势。

电压失调

另外一个重要的放大器参数是输入失调电压。顾名思义，此参数反映了放大器反向输入和同向输入间的电压差。此电压误差可从几微伏到几毫伏不等，很大程度上取决于输入晶体管的匹配度。双极型晶体管本质上可提供更好的匹配，对于给定架构可实现更低的失调电压。一些制造商通过使用激光微调、熔断器甚YEPROM来补偿这一固有的不匹配。这些技术可显著提高放大器性能，而无论放大器采用何种制造工艺。此外，匹配度越好，随温度产生的失调电压漂移就越小，这在许多应用中也是一个重要的考虑因素。

价格／封装

如前文所述，CMOS被认为是更具成本效益的工艺。这主要是由于CMOS逻辑芯片的大量使用，使得CMOST艺的晶圆成本相对较低。在指定电流能力的情况下，尽管CMOS晶体管的晶圆成本较低，但其使用的硅面积要大于双极型晶体管，因而硅片更大。因此，尽管CMOS工艺的晶圆成本可能较低，但每个晶圆的管芯更少，从而抵消了成本收益。最终，CMOS和双极这两种制造工艺的成本结构将会非常相似。

更大的硅解决方案还会限制制造商的封装选择。这会是一个非常大的限制，因为系统设计人员需要不断将更高的性能和更多的功能植入到外形越来越小的器件中。诸如焊球阵列和无铅封装等诸多封装选择可满足这样的要求。输入偏置电流

所有放大器都具有一个称为输入偏置电流的参数。这是指流入放大器输入端，使输入晶体管产生偏置的电流量。可以将此电流理解为漏电流，但在放大器输入端出现时，称之为偏置电流。此偏置电流的值可从几pA到数百nA。与采用双极型输入晶体管的运放相比，具有CMOS输入级的运放的偏置电流通常更低，典型值约为1 pA，而双极型晶体管的偏置电流可能要高出几个数量级。此偏置电流通过电路的输入阻抗转换为电压，并最终在放大器的输出端产生一个误差电压。偏置电流越小越好，因此就这一点而言，CMOS具有明显的优势。

哪种工艺更适合放大器?

这个问题在以往一直有争论，预计在未来数年仍是讨论的要点。双极型放大器历史悠久，但CMOS放大器则具有一些固有优势。BiCMOS工艺相对而言是这一领域中的新成员，但这种混合工艺结合了两项工艺的优点，能够提供优异的性能，同时其价格也越来越具有竞争力。

第7篇：集成电路设计规则范文

关键词：在屏显示；字符点阵；邻域运算

The Design and Implementation of OSD IC based

on improved Storage Structure

LI Yue-hui

（Jiangsu Province Key Laboratory of ASIC Design, Nantong University, Nantong 226019, China ）

Abstract:The paper designed a font-based digital OSD engine with an improved storage structure based on the middle-end or low-end Liquid Crystal Display （LCD） system. The OSD adopts a 3x3 Neighborhood Operation arithmetic to generate the border and shadow of fonts. It improves the storage method of the font lattice, and three lines data of font lattice can fetch synchronously in one clock cycle to avoid using different clock in one design and to reduce the complexity of the chip. Logic functions and characteristic of the OSD engine are verified in FPGA, and the result shows that it can work stably and reliably. The OSD engine has been applied to portable DVD LCD players and Digital Photo Frame successfully.

Keywords: on screen display （OSD）; character lattice; Neighborhood Operation

1引言

字符型在屏显示（On Screen Display，OSD）发生器，其原理是将OSD中显示内容以字符点阵形式固化在ROM或Flash中，在显示缓存中仅存放对应的索引号， MCU只需要指定显示内容的索引即可显示对应的OSD信息，可以在比较低速的MCU上实现。通常液晶显示器、低成本的平板电视和CRT传统电视上均使用这一类OSD，目前仍占据着市场主流地位[1]。

在字符型OSD中，字符点阵的存储方法与整个OSD发生器的架构设计方案密切相关[2]。一个好的存储方法，可以方便地实现OSD发生器的时序控制，同时还可以节省很多资源。OSD数据的输出，就是根据外部主机写入的配置信息从存储器中读取字符点阵的数据，结合行场同步控制以及位置、颜色等属性，生成字符、字符边框和字符背景等数据信号。

本文的设计基于一个字符边框发生器的邻域算法，改进了字符点阵在存储器中的存储结构，使得OSD能够在一个时钟周期内同时读取三行点阵数据，生成字符边框。OSD发生器的设计就是根据这个结构，简便地实现了OSD内部的存储器读写和OSD图文显示的时序控制，使得整个OSD的设计能够采用单个时钟的同步设计，不仅简化了设计中的时序电路控制，提高芯片的可靠性，而且大大简化了综合后的时序分析，同时降低芯片测试的复杂度，降低芯片成本。

2邻域运算原理

在屏幕上显示的字符本身每个像素点都是由对应的字符点阵数据决定的，与其周围的像素点没有任何关系,而在屏幕上显示的字符边框中每个像素点与该点周围相邻的像素点有关。字符边界生成算法就是根据该点周围的邻域的值进行邻域运算，从而判断该点是否为边界。

邻域运算是指当输出图像中每个像素是由对应的输入像素及其一个邻域内的像素共同决定时的图像运算。通常邻域是远比图像尺寸小的一规则形状[3]。本设计使用18x12的字符点阵，因此选用3x3的邻域模板，根据中心点周围的8个邻域点的数据进行计算，生成字符边界。3x3的邻域示意图如图1所示。

P（x，y）是读取到的中心点位置上的字符点阵数据，其余的表示中心点周围8个方位的点阵数据。

每一个点的值只有“0”或者“1”，字符本身的每一个像素点对应的字符点阵数据如果为“1”，那么该像素点就输出“1”；如果对应的字符点阵数据为“0”，那么该像素点就输出“0”。

当P（x，y）的值为“1”时，屏幕上也输出“1”，显示字符的本身，不是字符的边界，所以不需要作判断。当P（x，y）的值为“0”时，屏幕上该点没有输出，此时要对P（x，y）的8点邻域作计算，判断该点是否为边界。P（x，y）所对应的位置也就是当前需要判断是否为字符边界的像素点。

边界类型分为两种，环绕边框（all-direction border）和右下方边框（bottom-right border）。

环绕边框是指在字符周围8个方位都有边框，将字符包围起来，如图2（a）所示。只要这8个方位上有任意一点为“1”，边框输出就为“1”。见式（1）。

Bord1（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x+1，y-1）+ P（x-1，y）+ P（x+1，y）+ P（x-1，y+1）+ P（x，y+1）+ P（x+1，y+1）（1）

其中，Bord1（x，y）表示在P（x，y）对应位置上的环绕边框类型的边界值。

若8个方位全为“0”，则P（x，y）点不是字符的环绕边界，否则，只要这8个方位中任意一点为“1”，就可以判断该点为字符的环绕边界。

右下方边框，也称为字符的阴影，是指在字符的右下方有边框，在字符的右方、下方和右下方3个方位会产生边框。见图2 （b）所示。只要这3个方位上有任意一点为“1”，边框输出就为“1”，见式（2）。

Bord2（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x-1，y）（2）

其中，Bord2（x，y）表示在P（x，y）对应位置上的右下方边框类型的边界值。

若这3个方位全为“0”，则P（x，y）点不是右下方边界。否则，只要这3个方位中任意一点为“1”，就可以判断该点为字符的右下方边框，即字符阴影。

由字符边界生成算法可知，生成字符边界同时需要上中下三行相邻的点阵数据，每一行需要三个相邻的点阵数据，完成三行三列的邻域运算。

3常规的字符点阵存储结构

通常情况下，字符点阵数据按顺序存储在存储器ROM/RAM中，一行点阵数据（12位）作为一个存储单元，由点阵行地址构成存储器的访问地址[4]。图3表示了一个字符点阵数据的顺序存储结构，分别存放在从地址00H到11H的存储器单元中，其它字符从地址12H开始按同样顺序存储。

当在屏幕上显示一串字符的时候，首先显示每个字符的第1行，接着显示每个字符的第2行，然后显示每个字符的第3行，依此类推，直到显示每个字符的第18行，这一串字符显示结束。

当要显示字符的边框时，根据邻域算法，同时需要相邻的三行数据。

假设要在屏幕上显示一个字符的第5行，同时要判断该行是否有字符边框时，会同时用到第4、5、6行这三行点阵数据。这就要求系统在一个周期内完成三次读取操作，分别读取这个字符的第4行、第5行、第6行点阵数据。接着显示下一个字符的第5行，也同样会用到下一个字符的三行点阵数据。

由此可见，采用常规的字符点阵存储方法，在生成字符边框时，需要一个频率更高的时钟，时序控制电路比较复杂。

4改进后的字符点阵存储结构

在芯片设计过程中，为节省设计成本，缩短开发周期，都尽量采用单个时钟域的同步设计。如果采用多时钟域的设计，不仅设计的时序电路更复杂，而且芯片测试的复杂度大大增加，成本也相应增加，可靠性也会降低。基于这个思想，对字符点阵的存储方法进行了改进。

改进后的字符存储方法如图4所示，以一个字符为例，说明一下这个存储结构。把一个字符点阵的18行数据分别存储在3块相同大小的存储器中，每一块存储器存放6行点阵数据，地址都是从00H到05H。存储器0中按顺序存放着第1，4，7，10，13，16行点阵数据，存储器1中按顺序存放着第2，5，8，11，14，17行点阵数据，存储器2中按顺序存放着第3，6，9，12，15，18行点阵数据。

在屏幕上显示一个字符的第4行时，会同时用到第3、4、5行这三行点阵数据，从存储器2中读取00H单元的数据，得到第3行点阵数据，同时从存储器0和存储器1中读取01H单元的数据，分别获得第4行和第5行点阵数据，这样就实现了在一个时钟周期内读取上中下三行数据。

在屏幕上显示一个字符的第5行时，会同时用到第4、5、6行这三行点阵数据，这时只要从存储器0、1、2中同时读取01H单元的数据，分别得到第4、5、6行点阵数据，同样实现了在一个时钟周期内读取上中下三行点阵数据。

在屏幕上显示一个字符的第6行时，会同时用到第5、6、7行这三行点阵数据，从存储器1和存储器2中分别读取01H单元的数据，得到第5行和第6行点阵数据，同时从存储器0中读取02H单元的数据，获得第7行点阵数据。同样也实现了在一个时钟周期内读取上中下三行数据。

接下来的数据读取情况与上述过程类似，可以依此类推。

在这个显示过程中，3块存储器的地址变化情况如图5所示。

在T0时刻，开始读取存储器0、1的00H单元，获得字符点阵的第1行和第2行数据，而此时存储器2是无效的；

在T1时刻，开始读取存储器0、1、2的00H单元，获得字符点阵的第1行、第2行和第3行数据；

在T2时刻，开始读取存储器0的01H单元，获得字符点阵的第4行数据；

同时读取存储器1、2的00H单元，获得字符点阵的第2行和第3行数据；

在T3时刻，开始读取存储器0、1的01H单元，获得字符点阵的第4行和第5行数据；同时读取存储器2的00H单元，获得字符点阵的第3行数据；

以此类推，直到T17时刻，存储器0无效，开始读取存储器1、2的05H单元，获得字符点阵的第17行和第18行数据；

这三块存储器访问地址的生成也很简单，只要生成存储器0的地址（Mem_addr0），存储器1和存储器2的地址则可以由存储器1的地址经过延迟得到。

OSD发生器的设计根据这个改进的存储结构，简便地实现了OSD内部的存储器读写和在屏幕上的图文显示的时序控制。OSD发生器内部能自动进行存储资源的访问寻址，使得在应用过程中用户不需要考虑内部复杂的逻辑关系，大大简化了用户编程。

综上所述，采用经过改进后的字符存储方法，有效的避免了使用不同的时钟，简化了时序控制电路，为芯片的设计以及测试带来了方便。

5OSD发生器的实现

本文所实现的字符型OSD采用“字典”结构[1]，内部共有五块内建存储器，分别是代码缓存RAM，属性缓存RAM，自定义字符发生器RAM，固化字符发生器ROM和颜色发生器ROM[5]。自定义字符发生器RAM存放着用户自定义的字符点阵数据，一般只需要在系统开机后通过串行总线写入一次就可以。代码缓存和属性缓存分别存放着字符代码索引和颜色索引，它们是一一对应的，由外部主机通过串行接口写入。OSD发生器根据OSD寄存器设定的位置、大小等属性产生时序控制信号，按顺序从代码缓存中读取需要显示的代码索引，自动从字符发生器（ROM/RAM）中输出点阵数据；同时根据属性缓存中的颜色索引，自动从颜色存储器ROM中读取相应的RGB颜色值，这两者结合起来并经过处理后输出OSD数据。如图6所示。

在这个结构中，字符发生器存储的是字符点阵数据，不需要存储指向下一个地址的指针，OSD发生器按照特定顺序读取数据，生成OSD图像。在应用过程中，用户只需要计算OSD窗口的起始位置，并将其写入寄存器，然后在代码缓存和属性缓存中指定要显示的字符索引和颜色索引，OSD发生器就会自动产生OSD数据。用户如果需要自定义字符，则在开机时将自定义字符点阵数据写入自定义字符发生器；如果不需要自定义字符，那就直接使用固化的字符发生器。这样一来，就大大减少了编程的工作量。

6结语

本文基于一个字符边框发生器的三行三列的邻域算法，改进了字符点阵在存储器中的存储结构。根据改进的字符点阵存储结构，把一个字符点阵的18行数据分别存储在3块相同大小的存储器中，每一块存储器存放6行点阵数据。采用这种改进的存储结构，可以方便地在一个时钟周期内同时读取三行相邻的字符点阵数据，便于产生字符边框，避免了OSD内部使用不同的时钟，简化了内部时序控制电路，降低了芯片的复杂性。

本设计采用Verilog HDL语言编写RTL代码，使用ncverilog软件进行功能仿真，使用design complier软件进行综合生成门级网表，通过了后仿真和调试，并利用FPGA进行验证。流片出来后经过验证和测试，表明本文所述的带串行接口的数字OSD发生器的设计方案及其实现具有良好的视频效果，系统兼容性高，所用的资源也较少。

本文所述的数字OSD发生器已经被集成到多款LCD视频处理控制芯片中，主要应用在便携式小屏幕液晶DVD播放器和数码相框中。

参考文献

[1] 陈金荣. 探讨结构化的平板电视OSD设计方案. 电子系统设计. 2006年1月1日.

[2] 盛磊，徐科军，陈智渊，赵明. 数字在屏显示控制核的设计与FPGA实现.上海交通大学学报. 2006.40（5）:762-765

[3] K.R.Castleman著，，林学英，石定机等译. 数字图像处理. 电子工业出版社. 1998：387-422

[4] 钱怀风. OSD芯片MB90092的原理及应用. 国外电子元器件, 2005（01）: 52-55

[5] Macronix International Co., Ltd. MX88L285 datasheet. 省略/2/5.pdf

第8篇：集成电路设计规则范文

2009年4月24日。美国标准局(NIST)专家给出了云计算定义：云计算是一种按使用量付费的模式，这种模式提供可用的、便捷的、按需的网络访问，进入可配置的计算资源共享池(资源包括网络，服务器，存储，应用软件，服务)，这些资源能够被快速提供，只需投入很少的管理工作，或与服务供应商进行很少的交互。

自1997年Chellappa提出云计箕的第一个学术定义至今，云计算在各行业的应用如火如荼，在中国却是新兴事物，其发展仍处于起步阶段。按照IT(信息产业)产业发展的一般规律，在IT产品或者解决方案的生命周期中，处于萌芽阶段的中国云计算应用仍然以偏硬件为主，应用于EDA(电子设计自动化)工作看起来仍然是遥不可及。实际上，IC(集成电路)设计先前是采用大型主机来计算设计参数和设计出相应的芯片，如今是使用大量的服务器，对硬件的应用只是规模的增加而已，IC设计使用的云计算也是laaS和Saas相结合的服务模式。

国家集成电路设计深圳产业化基地(SZICC)孵化的公司规模较小，最优先考虑的是基础设施的成本和效率以及开始产品设计的时间，以孵化器为平台的云计算服务模式最适合其需求；而且，小公司的起步阶段设计规模一般不大，Internet的带宽相对而言比较容易满足孵化器提供的云计算服务。同时，随着跨国公司研发中心向中国的转移，大的商业公司在向中国探索研发市场时，基地的云计算服务可以为这些公司提供更为便捷的选择。最后，以IC基地为主导的产学研合作及IC基地众多分园要求频繁便利的IC设计相关培训，云计算是解决培训的最好选择。

如何将云计算应用到IC设计I域?本文以IC基地与国家超级计算深堋中心(简称超算中心)合作建立EDA云为例，探讨利用云计算完成IC设计工作。

将云计算服务应用于IC设计，最大的应用I域是那些需要大量计算资源的项目，这些项目对CPu数量，内存大小和存储空间都有着巨大的需求，这是云计算的强项。纵观IC设计流程，从最开始的想法实现(也就是我们常说的前端)，到最终的物理实现(也就是我们常说的后端)，在纷繁复杂的设计流程中，对运算能力和存储空间最为依赖的是仿真验证和设计规则一致性检查两个步骤、将超算中心强大的计算能力应用到这两个环节。即采用云计算来完善IC基地既有的IC设计流程，能提升整个IC设计的效率。

因此，云计算的主要应用对象是大型的设计项目，越大的设计项目将会耗费越大的计算资源，云计算提升的设计效率也就会越明显。有统计数据显示，在整个设计过程中，仿真验证和设计规则一致性检查大约占整个设计周期的40％-50％左右的时间，不同的设计类型和电路规模，应用云计算能将效率提升2-10倍，整个设计周期则有20％-45％左右的压缩，明显能减短产品面市时间，达到提升产品经济效益的目的。

IC基地主要承担中小型企业产品大规模上市之前的孵化和成长，而中小企业的企业规模普遍不大，为了减小风险，其芯片的规模通常也不是太大、在IC基地所有孵化的企业中、绝大部分芯片的规模在1000万门以下，超过1000万门的项目不到20％、当前IC基地的计算资源能够满足企业绝大部分的需求。但是云计算作为一门新兴的应用技术，我们坚信它将会成为未来的发展方向。Gartner的统计表明在未来的5―10年中，25％的IC设计将会基于云计算应用平台开发设诗。

IC设计的整个流程错综复杂，任何质量和进程管理过程中的疏忽都会造成最终的流片失败。因此，作为IC企业的服务单位，如何将超算中心的优良计算资源引入到目前的设计流程中，IC基地已经完成了内部的可行性论证。在目前IC基地成熟的设计基础上，以IC基地为中心，配合当前的管理体系，在仿真验证和设计规则一致性检查环节，对可以支持并行计算的设计步骤，引入超算中心的云计算服务，提过设计效率，加大产品竞争力。

在提高设计效率的同时，设计的私密性和安全性也是IC设计企业最为关心和关注的内容，因为IC产品设计的最大成果就是数据。数据是由若干二进制代码组成的文件，与编译完成的软件产品类似，也是IC设计公司的最大财富。要实现云计算在IC设计方面的应用，首先要解决的是云计算的数据安全(包括数据传输安全、数据隔离和数据残留)问题。根据目前云计算安全技术特点，采取相应的防范措施：在数据传输安全方面，用建立专线的方式避免数据频繁加密给用户带来的麻烦并能保证数据的完整性；针对数据隔离和数据残留，则可在超算中心专门划出部分专用区域供IC设计用户使用，避免与其他公共通用数据混杂，同时建议用户只将需要大运算量的任务在云中运算，进一步保护了用户数据安全。

综合以上因素，并结合IC基地和超算中心的特点，云计算在IC设计中的应用可分为IC产品设计和IC培训两种使用方式。图2是使用IC基地软件资源的设计公司利用云计算完成IC产品设计，即云计算在IC设计中的应用。

图2中左边部分的区域代表SZICC的IC设计客户端和lICense(许可)服务器，他们同时连接到VPN(VirtualPrivate Network，虚拟专用网络)，通过专线与超算中心的VPN连接、并接入到广大服务器。当然，这一过程需要云用户管理软件配合来完成。

SZICC的用户使用本地资源将IC设计任务按计算量大小分解，计算量小的例如代码编辑、物理版图编辑等工作使用本地资源，同时也能满足这类工作需要人机交互频繁的特点。当仿真、物理验证等运算量大的工作需要使用大量计算资源时，用户利用云用户管理软件发出资源使用请求，云端根据用户请求自动分配计算资源，并从SZICC服务器上取得所需软件lICense(许可)，开始后台处理，工作完成时，返回仿真或验证结果到SZICC本地机供用户使用。

另一个应用是IC设计培训。相对于IC产品设计而言，IC培训过程的数据安全问题就不值一提，当然也无需将实验过程分解，因此，培训的所有上机实验都可以利用云计算完成。

图3清晰地描述了培训实验利用云计算的情况。SZICC提供学员使用终端和软件(许可)，软件及其使用环境和实验数据都放在超算中心的云端，学员利用云用户管理交互界面(图4“云计算用户界面”所示)在云端完成的实验过程。

第9篇：集成电路设计规则范文

【关键词】大数据 高维数据 挖掘技术

大数据在互联网上的实施不仅是数据量的增长，也是数据产生的复杂性。在数据量增长过程中，如果达到一定的程度，就会产生规模化的质变现象。大数据中包含的内容比较多，在结构信息上不仅要具有文本数据，视频数据，还要在采集和处理上提升较快的速度。在企业应用方式上能够实现良好的生产效率和决策，在政府应用方式上能够对一些应急方式进行处理，在世界发展中面对巨大的数据挑战。

1 大数据

1.1 大数据特征

大数据的特征主要表现在四种形式，如：大量化、多样化、快速化以及价值低密度化。对于大量化来说，该特征主要表现为数据量表达庞大现象，不仅数据的储存量大，计算量也比较大。对于多样化来说，主要在结构上实现的，特别是数据表以及半结构化、非结构文本的实现的，还能实现图像以及视频等数据来源，在数据传输与数据变换之间具有多样性以及广泛性。对于快速化来说，它不仅在数据增长以及数据更新模式上能够实现较快速度，数据在储存、传输以及处理等方式上也比较迅速。对于比较低的价值密度，主要为数据的价值密度比较低。如：对于视频密度，它能够在监控期间形成连续性，价值数据的处理仅仅为一小部分。

1.2 大数据构成

大数据的构成不仅是数据量的增长，还是复杂数据的不断提升。随着大数据规模化的不断实施，大数据中的数据类型也实现多样性，在处理以及采集等方式上也能实现较快速度。大数据是一种海量交易数据，它能够实现在线系统交易，能够在结构以及类型中对传统数据进行系统分析。能实现海量交互数据，它能将大量数据利用传感器、地理定位以及文件传输等方式进行交互式分析。还能实现海量数据处理行为，利用多种数据库将数据导入到大型分布式数据库进行查询、分类，从而实现良好的分析形式。还能对数据进行挖掘，并保证数据在分析期间形成较大需求。如：YunTable就是在传统式的分布数据与新的NoSQL技术上发展而来的，

2 面向大数据的高维数据挖掘技术研究

2.1 三维矩阵模型

数据来源的不同方式具有不同处理特性，特别在数据调研期间，一般数据调研方式分为单选、多选以及排序等形式。传统的数据调研主要对一条数据库实施记录、分析，该处理方式比较困难。而在大数据储存形式下，建立了一种新的数据模型，它不仅实现了较大内容，通用性也比较强。如：一般利用向量来表示单选题、多选题，利用矩阵来表示排序题。该数据的表现形式一般都利用社会网络中的相关数据实施的，选题的主要方式多以比较关键性的类别作为代表。如果将已经产生的数据关系进行转换，在处理以及分析等形式上就要利用映射方式进行转换。如传统数据库与三维矩阵之间的转换模型，该模型主要对比较关键的属性进行处理，在每个空间维度上都产生多个空间形式。所以利用传统数据来源，建立三维矩阵模型，能够实现各个层次元素的有效分析。

2.2 超图聚类算法

超图聚类算法是利用原始数据之间关系来表现的，在高维空间中，根据超图数据集，将图形实现划分方式进行优化。该方法在三维矩阵中，将图形进行分割算法主要利用HMETIS算法来实现。该方法是一种超图算法，能够实现良好的电路设计。特别在集成电路设计中，HMETIS算法能够为划分形式实现较好的质量表达，并实现数据库信息的挖掘形式。该算法在实际运算期间，第一步，它需要在粗化阶段形成一个最小超图，然后在下一级超图中将顶点进行压缩。第二步，在初始划分阶段，该阶段主要对粗化超图实现二次划分，由于要保证时间与质量的影响，所以应利用二次方法来实现。第三步，在迁移优化阶段，主要的优化方式是将超图进行细分，然后利用投影方式提高细分质量。超图方法最有效的处理方式就是利用聚类算法来实现，如Matlab的超图转化方式、HMETIS软件包以及HMETIS算法都能实现聚类的计算结果。

2.3 关联规则的三维矩阵

关联规则中的三维矩阵是数据挖掘中的技术之一，形成的关系在属性以及各个项目中都不能实现预制、隐藏，要保证良好的实现方式，要利用数据库以及统计方法作为有效基础。关联规则的三维矩阵技术随着数据的储存与数据不断发展，无论在置信度，还是在支持度都得到广泛应用。如：置信度主要对关联规则中的度数进行衡量，如支持度主要对关联规则的重要性进行衡量。为了使两者衡量方式能够满足用户需要，一般要保证关联规则中支持度与置信度的最小数值。多维数据在空间上的表达形式是一种多维性的储存模型，它能够利用偏序关系之间的映射理念为主要依据，在复杂的多维结构上来实现，从而保证数据库中层次与语义之间的有效表达。如：在海洋中利用多维数据进行监测，将结构以及不同表达形式都实现了重要意义。该多维数据模型的表达实现了多维空间数据表达，在这种关系数据库中，能够满足多样化、多维型性的海洋数据结构。

3 结论

随着能源在各个应用领域的不断消耗，数据成为各个行业发展与创新的主要资源，在社会行业建设中，实现了大数据的丰富与发展。大数据不仅给各个行业发展带来新的挑战，还改变了传统数据的处理方式，将数据信息转换为真实、有效的应用模式，为实现市场经济变化提供较大便利。

参考文献

[1]玺.基于大数据的高维数据挖掘研究[J].信息与电脑（理论版），2015，15：114-115.

[2]吕辉.基于大数据和高维数据的聚类方法的研究与设计实现[D].云南大学，2015.

[3]赵恒.数据挖掘中聚类若干问题研究[D].西安电子科技大学，2005.

[4]李秋虹.基于MapReduce的大规模数据挖掘技术研究[D].复旦大学，2013.

作者简介

高夏，男，山东省济南市人。山东大学计算机科学与技术学院软件工程专业在读硕士研究生。研究方向为数据挖掘。