数字电路的设计精选(九篇)

前言：一篇好文章的诞生，需要你不断地搜集资料、整理思路，本站小编为你收集了丰富的数字电路的设计主题范文，仅供参考，欢迎阅读并收藏。

第1篇：数字电路的设计范文

关键词：数字电路实验 虚拟仪器 LabVIEW

实验教学是高等院校提高理工科学生动手能力的重要组成部分，它在培养学生综合素质，创新思维等方面起了非常重要的作用。因而创造一个优良的实验环境对人才的培养是必不可少的。

但是，就目前大多数高校的传统电子实验室[1]来讲，实验设备层次不齐而且大多数的实验设备落后于实验的要求。滞后且稀少的实验设备导致部分同学难以全部参与和投入 ，没能充分了解和掌握实验全过程。另外，实验的内容侧重于理论的验证和模仿训练，实验内容十分单一，同学们基本按照实验书和老师的指导按部就班的完成实验，这将学生们的思维限制在一个狭窄的范围内，缺乏对学生创新意识的培养和综合能力的提高，从而很大程度上制约了实验教学的发展和人才质量的提高。因而改革传统实验室迫在眉睫。

虚拟仪器是解决这个问题的方法之一。虚拟仪器[2]是以计算机为核心，把传统仪器的专业化功能软件化，使之与计算机融为一体。目前，最著名的虚拟仪器系统是NI的LabVIEW。运用LABVIEW技术，通过对实验设备与元器件模块化设计，在使用时只需点击选择该模块，就可以方便的使用这些模块进行实验。这大大的节省了实验器材的费用，而且虚拟器材更新速度快。这对培养学生的动手与创新能力有很大的帮助[3]。

一、平台的设计与实现

本项目利用NI ELVIS平台中的LabVIEW，其设计思想是基于计算机的强大功能 ，采用接口标准化的硬件、进行数据采集，而对数据的分析、处理、显示则通过软件编程实现，即采用“软面板“，我们可根据需要自己定义仪器功能[4]，这样既可以避开硬仪器问题，而突出、强化对学生分析及解决问题能力的训练，使虚拟仪器更好的为教学服务[5]。该项目主要针对的是数字电子技术实验， 结合虚拟仪器自身特点及数电实验的特点，利用LabVIEW完成数电实验，后期可继续利用NI Multisim和NI ELVIS相结合完成模电实验。

在数电实验中，由于虚拟仪器LabVIEW中提供的布尔运算VI比较完备，再加上系统本身图形化的语言风格，完全可以做到将“程序――逻辑图――实验过程――输入输出”等过程的结合，使过程简单明晰，可以完成数字逻辑电路中几乎所有的实验及演示，如：半加器、全加器、比较器、计数器、与非门、D触发器、JK触发器、译码器等等，而且，具体的实验或演示过程，还可运用LabVIEW中程序执行过程的“高亮度单步执行”模式，充分地观察到信号的动态流程和逻辑电路的运算过程，甚至可以将某种逻辑运算过程单独开发为专门的用户VI，形成一独特功能的新型概念的“虚拟芯片”，供需要时直接调用。

如果把虚拟仪器运用到实验教学和科研中，不但可以节约大量仪器设备的经费投入，而且能够提高实验教学和科研的质量与效率。另外，由于软件容易更新，随时可以加入最新的算法和研究成果，使实验系统的功能不断发展和完善。

二、平台的检测与应用

为了检测此实验平台的实用性和稳定性。将本平台应用于中南民族大学数字电子技术的实验，学生在短短两周的时间内不仅完成了教学计划规定的32个学时的所有实验，学生还完成了所有的附加实验，并且把许多课本上提到的芯片，但实验不作要求的，也全部完成。

1.实验实例

划拳实验

实验要求：A 、B两人划拳，每人出两只手，一只手可以代表 零或五。两人同时出拳，并且口中喊出一个数字（零、五、十、十五、二十），如果喊出的数字等于A、B两人四只手的数值，那就谁赢。但是当两人喊出的数字相等，结果都是打平。前面板如图1所示。

图1

2.虚拟仪器与传统仪器比较

通过以上实验的实例，学生反映到利用虚拟仪器完成实验，不再是枯燥的接线，或者是简单的指示灯来观察结果，而是有了自己的设计思想，不仅可以有更多的精力用于创新型实验的设计，还利用其图形化的界面进行直观的实验操作，实验过程充满新鲜感，激发了学生的求知欲，学习兴趣也大大的加强。将虚拟仪器与传统仪器的比较[6]如表1所示。

表1

三、展望

为了改善实验条件和改革实验教学方法，更新实验教学内容，提高实验教学课程的水平，把虚拟仪器引入实验教学必然成为一种趋势。通过虚拟实验室，可以随时将电子技术实验搬到课堂上进行演示，理论联系实践，实现实验室走进课堂，仪器搬上讲台，现场操作仪器，动态显示测试原理，强化了教学效果。在课下，还可以使每个学生立刻进入虚拟实验室，实地反复操作仪器，教师也不必担心仪器会被损坏。这样可以大大提高学生们在实际操作中的动手能力，提高实验教学的效果。电子技术虚拟实验室能够反复实现实验内容，对实验过程的细节放大，加深实验者的感受，为实验者提供大量的实验机会。而且，学生通过计算机的广博，对电子技术的各方面都能系统便捷地学习，这是普通的实验根本无法比拟的。发展虚拟实验室，能够节约大量资金和物力，减少器件的损坏，并且能够不断更新，利用现有的丰富的计算机资源，进行学习、设计和仿真。因此，虚拟实验室的建立有很重要的意义。

参考文献

[1]伊妍萍，王健，李天石，LabVIEW在教学测试实验中的应用[J].实验室研究与探索，2002

[2]李晓华，冯玉田. 基于组件技术的虚拟仪器开发[J].上海.上海大学学报，1999

[3]北京普源精电科技有限公司，虚拟仪器在电子技术教学，实验中的应用前景.北京，1999

[4]陈锡辉.LabVIEW8.2从入门到精通[M].北京：清华大学出版社，2007

第2篇：数字电路的设计范文

【关键词】抢答电路；定时电路；报警电路

1 课题研究的相关背景

抢答器在当下各种比赛中是非常受欢迎的一种设备，它可以快速有效的辨别出最先抢答到的选手。在早期，抢答器的组成很简单，只有几个三极管，可控硅和发光管等，辨认哪个选手优先抢到主要是通过发光管来辨别。而现在的抢答器，大部分是利用了单片机或是数字集成电路，并新添了许多功能，比如如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。

随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。

2 抢答器的工作原理简介

抢答器的构造，它包括主电路和扩展的电路由两部分组成。主电路完成基本抢答功能，当玩家按下抢答键之后，可以显示参赛者的编号，同时阻止输入的电路，阻止其他选手的回答。扩大的电路测试数字的工作。它的工作原理：启动装置后，主持人将开关拨到到"清除"的状态、抢答器被禁用，编号显示器关闭设置计时器显示的时间；主持人将开关换到“开始”状态，宣布“开始”抢答后。计时器开始倒计时，扬声器发出声音提示。参赛者在一个预定的时间期间在抢答时，抢答器完成：优先判断，编号锁存，编号显示，扬声器提示。一轮抢答之后，定时器停止，此时，禁止二次抢答、定时器显示剩余时间。如果答案必须再次再一次，由主持人，“清除”和“开始”的切换。

3 抢答器的工作过程

如果想调节抢答时间或答题时间，按“加一”键或“减一”键进入调节状态，此时会显示现在设定的抢答时间或回答时间值，如想加一秒按一下“加1s”键，如果想减一秒按一下“减1s”键，时间LED上会显示改变后的时间，调整范围为0～99s， 0s时再减1s会跳到99，99s时再加1s会变到0s。

主持人按“抢答开始”键，会有提示音，并立刻进入抢答倒计时（预设15s抢答时间），如有选手抢答，会有提示音，并会显示其号数并立刻进入回答倒计时（预设10s抢答时间），不进行抢答查询，所以只有第一个按抢答的选手有效。倒数时间到小于5s会每秒响一下提示音。

如倒计时期间，主持人想停止倒计时可以随时按“停止”按键，系统会自动进入准备状态，等待主持人按“抢答开始”进入下次抢答计时。

如果主持人未按“抢答开始”键，而有人按了抢答按键，犯规抢答，LED上不断闪烁FF和犯规号数并响个不，直到按下“停止”键为止。

4 抢答器的总体结构

图1 总体方框图

如图1所示为总体方框图 接通电源后，后台工作人员将检测开？S置“检测”状态，数码管在正常清除下，显示“■”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。如果再次抢答必须由主持人再次按动系统清除按键。

5 优先判断与编号锁存电路

电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是，分辨出选手按键的先后，并锁存优先抢答者的编号；二是，禁止其他选手按键，其按键操作无效。工作过程：系统清除按键按动时，74LS279的四个RS触发器的置0端均为0，使四个触发器均被置0。1Q为0，使74LS148的使能端■=0，74LS148处于允许编码状态，同时1Q为0，使74LS48的灭灯输入端■=0，数码管无显示。这时抢答器处于准备抢答状态。

当系统清除按键松开时，抢答器处于等待状态。当有选手将按键开关按下时，抢答器将接受并显示抢答结果，假设按下的是S4，则74LS148的编码输出为011，此代码送入74LS279锁存后，使4Q3Q2Q=100，亦即74LS148的输入为0100；又74LS148的优先编码标志输出■为0，使1Q=1，即■=1，74LS48处于译码状态，译码的结果显示为“4”。同时1Q=1，使74LS148的■=1，74LS148处于禁止状态，从而封锁了其他按键的输入。此外，当优先抢答者的按键松开再按下时，由于仍为1Q=1，使■=1，74LS148仍处于禁止状态，确保不会接受二次按键时的输入信号，保证了抢答者的优先性。

6 抢答器设计中的优先编码电路

抢答器设计中的优先编码电路完成两个功能：一是，分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是，禁止其他选手按键操作无效。

工作过程如下：

当把开关S放置在‘清除’端时，触发器RS中的■端都为0，4个触发器输出置0，使74LS148的 ■=0，让其在工作状态中。开关S放置在‘开始’时，抢答器则是等待工作状态，如现在选手按下时，74LS148的输出■ ■ ■=010，■=0，经RS锁存后，1Q=1，■=1，74LS48处于工作状态，4Q3Q2Q=101，经译码显示为‘5’。另，1Q=1，使74LS148 ■=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的■=1，此时由于仍为1Q=1，使■=1，因此，74LS148还是在禁止的状态中，保证了不会出现二次抢答，也确保了抢答者的优先抢答权。主持人将开关S重新放置在‘清除’位置上，可以进行下一轮的抢答。

（ 74LS148为8线-3线优先编码器。）

7 抢答器设计中的定时电路

由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。本设计是以555构成震荡电路，由74LS192来充当计数器，构成抢答器的倒计时电路。该电路简单，无需用到晶振，芯片都是市场上容易购得的。设计功能完善，能实现直接清零、启动。

8 抢答器的优点及组成

尤其是在知识比赛中做抢答题目时，其过程中，利用视觉判断是很难判断的，所以，需要设计出一个系统来确定哪位选手或者是哪一组选手先抢到的。我们可以利用单片机系统，其精确率哪怕两组之间抢答的时间只差几微秒，也可以判断出来。以上问题（下转第387页）（上接第350页）迎刃而解。

【参考文献】

[1]赵保经，等.中国集成电路大全TTL集成电路分册[M].北京：国防出版社，1985： 429-450，649-651，639-640.

第3篇：数字电路的设计范文

利用硬件描述语言VHDL，数字电路系统可从系统行为级、寄存器传输级和门级三个不同层次进行设计，即上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用EDA工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接着，再用专用集成电路（ASIC）或现场可编程门阵列（FPGA）自动布局布线工具，把网表转换为要实现的具体电路布线结构。目前，这种高层次设计的方法已被广泛采用。据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。VHDL的应用已成为当今以及未来EDA解决方案的核心，而且是复杂数字系统设计的核心。

一、VHDL的特点

VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力强，因此在实际应用中越来越广泛。VHDL的主要特点有：

1.功能强大。与其他的硬件描述语言相比，VHDL具有更强的描述能力和语言结构，可以用简洁的源代码描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后直接生成电路级描述。

2.系统硬件描述能力强。VHDL具有丰富的数据类型，丰富的仿真语句和库函数，在任何大系统的设计早期就能查验设计系统功能的可行性，随时可对设计进行仿真模拟。

3.设计与工艺无关。用VHDL进行硬件电路设计时，并不需要首先考虑选择完成设计的器件。VHDL的硬件描述与具体的工艺和硬件结构无关，因此VHDL设计程序的硬件实现目标器件有广阔的选择范围。

4.设计方法灵活，易于修改。VHDL语言标准、规范，大多数EDA工具都支持VHDL。在硬件设计过程中，用VHDL语言编写的源程序便于管理，VHDL易读、结构模块化，方便修改、交流和保存。

5.支持广泛，移植能力强。VHDL是一个标准语言，在电子设计领域，为众多的EDA工具支持，因此移植能力好。

二、VHDL的结构和设计方法

1.VHDL的基本结构

VHDL的结构模型包括五个部分：实体、结构体、配置、程序包、库。前四种可分别编译，编译后放入库中，以备上层模块调用。

（1）实体定义了器件的输入输出端口，设计实体是VHDL的基本单元，可以表示整个系统、一块电路板、一个芯片或一个门电路。

（2）结构体定义实体的实现，即描述系统内部的结构和行为。

（3）配置用于从库中选取所需单元来组成系统设计的不同版本，为实体选定某个特定的结构体。

（4）程序包存放各设计模块都能共享的数据类型、常数和子程序等。

（5）库用来存放编译结果，包括实体、结构体、配置、程序包。

2.VHDL的设计方法

VHDL将层次化的设计方法引入到硬件描述中，自上向下的设计是从系统级开始，将整个系统划分为子模块，然后对这些子模块再进行进一步的划分，直到可以直接用库中的元件来实现为止。在设计方法上，将传统的“电路设计硬件搭试调试焊接”模式转变为“功能设计软件模拟仿真下载”方式。数字系统的设计采用自顶向下的方法，最顶层电路设计是指系统的整体要求，最下层是指具体逻辑电路的实现。一般的电子系统设计可分为两个阶段，第一阶段是系统的逻辑设计和仿真，得出的是门级电路的原理图或网表；第二阶段设计如印刷电路板的布局布线，集成电路的版图设计等，得出的是最终的物理设计。

三、VHDL的应用实例

笔者以Max＋plusⅡ软件作为平台的一个空调机控制器的设计为例，谈谈VHDL在数字电路设计中的具体应用。

实现一个控制器，常用有限状态机方法实现。传统的设计方法主要包括5个过程：确定原始状态图，状态简化，状态编码，触发器类型的选择及控制逻辑方程和输出方程的确定，画出电路原理图。采用这种方法设计复杂状态机将会十分繁杂。

利用VHDL来设计有限状态机，可以充分发挥硬件描述语言的抽象能力，进行功能描述，而具体的逻辑化简和电路设计可由计算机自动完成，从而提高了设计的工作效率，并且条理清晰，修改起来也更方便，所以很适合复杂时序电路的设计。应用VHDL设计状态机的步骤如下：第一，根据系统要求确定状态数量、状态转移的条件和各状态输出信号的赋值，并画出状态转移图；第二，按照状态转移图编写有限状态机的VHDL程序；第三，利用EDA工具进行功能仿真验证；第四，编程下载。

空调机控制器的设计。它的两个输入来自温度传感器，用于监测室内温度。如果室内温度正常，则temp-high和temp-low均为‘0’；如果室内温度过高，则temp-high为‘1’，temp-low为‘0’；如果室内温度过低，则temp-high为‘0’，temp-low为‘1’。根据temp-high和temp-low的值来决定当前的工作状态，并给出相应的制冷和制热输出信号。

按照绘制好的状态转移图编写VHDL程序，编程中采用case语句来描述状态的改变，它具有直观、条理清晰及易于修改等特点。也可以采用不同进程来实现状态的改变，所以编程方法多种。

功能仿真。利用Max＋plusⅡ软件工具对所编程序进行编译、仿真。当temp-low为“1”，即温度过低，则heat为“1”（制热）；当temp-high为“1”，即温度过高，则cool为“1”（制冷）。经综合后的仿真分析表明，该方案是合理可行的。通过仿真后，即可编程下载。

四、使用VHDL应注意的一些问题

由于VHDL语言是描述硬件行为的，相对其它开发软件的高级语言而言，在编程过程中有一些特殊性，所以经常会出现语法正确但无法综合的问题。其原因多半因为编程者对硬件内部的工作原理了解不够，写出的代码硬件无法实现。在此总结出一些应注意的问题：

第4篇：数字电路的设计范文

关键词：数字电路；抗干扰技术；主要因素；主要方法

数字电路的开发过程中必定会接触到各式各样的干扰因素，其中主要是受到硬件干扰。因此，在解决方法上主要采用的是抑制干扰源，切断干扰传播路径并提高敏感器件的抗干扰能力，使用软件降低对数字电路的干扰，对数字电路进行一定的补救，从而使得数字电路能够正常运行，推动数字电路设计技术的进步。

1数字电路设计中形成干扰的主要因素分析

在数字电路设计中，形成干扰的主要因素有3个：干扰源、传播路径和敏感器件。干扰源是指在电路中确定会产生一定干扰的元件、设备或者是信号。在实际操作过程中，雷电、电机和继电器等都可能成为干扰源，对电路形成巨大的干扰，并且在某些数字电路中是无法被去掉的。传播路径干扰是指在干扰源传播到敏感器件的通路或者是媒介遭到一定的干扰。传播路径的干扰通常难以控制，干扰性会随着传播路径的增加而有所增加。在实际操作过程中，空间的辐射、信号线等都会干扰传播路径。敏感器件是指某些容易扰的对象，包括单个设备或者分系统等，为了功能的需要，某些敏感器件的干扰是不可去除的。在实际操作过程中，主要指信号放大器、数字IC等。

2数字电路设计中抗干扰的主要方法分析

在数字电路设计中使用的抗干扰技术主要是抑制干扰源，切断干扰传播路径并提高敏感器件的抗干扰能力等方法。同时，在某些硬件设施难以达到的时候采用软件方法进行数字电路防干扰，最大化地减少干扰项目对数字电路的干扰，保证数字电路在使用过程中的安全，确保数字电路的正常运行。

2.1对干扰源进行主动抑制

抑制干扰源是抗干扰技术的主要方针，通过尽可能地减小干扰源受到的干扰，实现抑制干扰的作用。对干扰源进行主动抑制，主要是通过在干扰源两端并联电容和在干扰源回路串联电感或电阻以及增加续流二极管。首先，为继电器线圈增加续流二极管，通过增加续流二极管实现对干扰的消除作用。其次，为续电器接点两端进行火花抑制电路的连接，以减小电火花对电路的影响。第三，为电机增加滤波电路，尽量使用减小引线的长度，增加电机的防干扰能力。第四，为电路板上的IC均接上一个高频电容，减小IC对电源的影响。同时，在布线过程中，同样要遵从使用较短引线的原则，以改善使用情况。第五，在实际布线过程中，应尽量采用直线布线，避免使用接近90度的折线。第六，为可控硅接上抑制电路，在防护可控硅的同时减小噪音干扰，对干扰源进行控制。

2.2对干扰传播路径进行选择性切断

传播路径型干扰主要分为传导干扰和辐射干扰。传导干扰就是指在数字电路中通过导线传播到敏感器件时的干扰，主要辨别方式是通过导线。辐射干扰是指通过空间辐射传播到敏感器件时的干扰，主要辨别方式是通过空间辐射。2种干扰方式不同，但是对数字电路的干扰影响效果都相对较大。对于传播路径干扰，主要采用切断和隔离的方式进行控制。首先，考虑到电源对单片机的影响。一方面，要使用效用比较良好的电源，能够在很大程度上解决干扰问题。另一方面，可以给电源增加滤波电路，最大限度地减小电源的影响。其次，在单片机的选择上要选取干扰较小的接口，并注意做好隔离。第三，晶振和单片机之间的距离要尽量减小，通过良好的布线减小传播路径的干扰。第四，要注重对电路板进行合理的分区管理。在分区管理时应该尽量将干扰源和敏感器件分隔并达到一定的距离，保证整个电路系统的稳定。第五，将数字区和模拟区相隔离。在实际操作过程中，一定要注意使用地线将2个分区进行隔离，减小干扰。第六，大功率器件要使用独立地线。对于功率较大的地线通过单独接地，减小干扰。第七，在关键的接口要使用类似磁珠和滤波电路等必要的抗干扰器件。

2.3充分提高敏感器件的抗干扰能力

除了对干扰源进行主动抑制和对干扰传播路径进行选择性切断，还要充分提高敏感器件的抗干扰能力，从敏感器件方面尽量减小敏感器件对整个数字电路的干扰。第一，在布线的时候要尽量避免大面积进行回路环设计，通过缩短其面积来降低干扰。第二，在实际布线过程中，在电源线和地线的选取上以粗短为优，尽量降低干扰。第三，单片机中闲置的接口要在不改变系统逻辑的前提下做好接地或接电处理，尽可能避免悬空造成的干扰。第四，要使用好监控系统，保证单片机处于良好的工作状态。第五，尽量选取低速的数字电路，但是要保证速度能够满足实际工作中的要求，确保实际工作的可行性。第六，IC器件应该尽量直接进行焊接工作，尽量避免选用某些连接插座，从而减少干扰，保障数字电路的实际可行性。

2.4使用软件降低干扰

除了在硬件方面采取措施降低干扰，在抗干扰技术的使用上还要注重从软件方面出发，比如利用数字滤波技术、输入信号重复检测技术、输出端口数据刷新技术、软件拦截技术以及“看门狗”技术来降低干扰。

数字滤波技术是指在软件中对采集到的数据进行电磁兼容消除干扰的处理。一般来说，除了在硬件中对信号采取抗干扰措施之外，还要在软件中进行数字滤波的处理，以进一步消除附加在数据中的各式各样的干扰，使采集到的数据能够真实地反映现场的工艺实际情况。数字滤波技术相对来说算法灵活，效果良好。

输入信号重复检测技术是指在输入信号过程中存在着输入干扰而又难以使用硬件进行抑制时，采用软件重复检测技术，从而最大限度地减少干扰。在重复检测过程中，如果信号一直变化不定，在达到一定程度时，可以给出相应的报警信号。输出端口数据刷新技术也是采用重复输出的方式降低数据干扰。通过数据的重复输出，从而使得正确信息能够在不断传输中跳过干扰。

软件拦截技术通过对程序运行过程中的“乱飞”现象进行拦截，使得程序摆脱软件程序的“死循环”，最终使得运行通过正常程序进行，保证了程序的有效性和稳定性。

“看门狗”技术是数字电路中的重要抗干扰技术。由于软件拦截技术存在一定的局限性，对某些难以控制的程序“乱飞”现象无法正确地拦截，程序也就难以摆脱“死循环”。而通过“看门狗”，能够对程序进行良好的监控。当程序受到干扰发生混乱时，由于程序逻辑已经受到了破坏，程序在混乱的情况下无法对“看门狗”进行设置，进而导致看门狗定时溢出，导致系统重新运行，摆脱瘫痪状态，保持良好的系统运行。

第5篇：数字电路的设计范文

电子技术是一门实践性很强的课程，其中电子电路设计是一个重要的实践环节，掌握单元电路的设计方法是每个电子工程师必备的能力。具体介绍了单元电子电路设计步骤及几种重要单元电路的设计方法。

电子技术是一门实践性很强的课程，加强技能的训练及培养，是提高工程人员的素质和能力的必要手段。在电子信息类教学中，电子电路设计是一个重要的实践环节，着重让学员从理论学习过渡到实际的应用，为以后从事技术工作打下坚实的基础。

设计电子电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各个部分进行单元的设计，参数计算和器件选择，最后将各个部分连接在一起，画出一个符合设计要求的完整的系统电路图。因此，掌握单元电路的设计方法和实际设计电路的能力，是电子工程师必备的能力。

一、电子技术及单元电路概念

所谓电子技术是根据电子学的原理，运用电子器件设计和制造某种特定功能的电路以解决实际问题的一门学科。包括信息电子技术和电路电子技术两大分支。信息电子技术包括模拟电子技术和数字电子技术。电子技术是对电子信号进行处理的技术，处理的方式有信号的发生、放大、滤波、转换。

电子电路是由两部分组成，即电子元件和电子器件。电子原件是指电子设备中的电阻器、电容器、变压器和开关等，而电子器件通常由电子管、离子管、晶体管等构成。电子电路按组成方式可分为分立电路和集成电路。单元电路是整个电子电路系统的一部分，常用的单元电路有放大电路，整流电路，震荡电路，检波电路，数字电路。总体来说是与门，非门，或门及其组合的计数电路，触发器，加减运算器等。单元电路的设计训练是为了能提高整体电子电路的设计水平。

二、单元电路的设计步骤

1.明确任务

单元电路设计前都需明确本单元电路的任务，详细拟定出单元电路的性能指标，这是单元电路设计最基本的条件。通过计算电压放大的倍数、输入及输出电阻的大小，并且根据电路设计的简单明了、成本低、体积小、可靠性高等特点进行单元电路的设计。

2.参数计算

参数计算是为了保证单元电路的功能指标达到所需的要求，参数计算需要电子技术知识，对这方面的理论要求很高。例如，放大器电路中我们通常需要计算各电阻值以及他们的放大倍数；振荡器中我们通常需要计算电阻电容以及震荡频率。进行参数计算时，同一个电路可能得出不止一组数据，我们要注意选择数据的方法，选择的这组数据需要完成电路设计的要求，并且在实践中能真正可行。

3.画出电路图

为详细表述单元电路与整机电路的连接关系，设计时需要绘制完整的电路图。通过单元电路之间的相互配合和前后之间的关系使得设计者尽量简化电路结构。例如对于单元电路之间的级联设计，在各单元电路确定以后，还要认真仔细地考虑它们之间的级联问题，从而到达减少浪费，从而降低工作量。注意各部分输入信号、输出信号和控制信号的关系，模拟输入、输出，使得输入、输出、电源、通道间全隔离，将

转贴于

直流电流、电压信号分成多路相同或不同的电流、电压信号，实现不同设备同时采集控制。

（1）注意电路图的可读性

绘图时尽量把主电路图画在一张纸上，比较独立和次要部分画在令一张纸上，图的端口和两端做好标记，标出各图纸之间信号的引入及引出。

（2）注意信号的流向及图形符号

一般从输入端和信号源画起，又左至右或者由上至下按信号的流向依次画出单元电路。图中应加适当的标注，并且图形符号要标准，

（3）注意连接线画法

各元件之间的连接线应为直线，并且尽量减少交叉。通常情况下连接线应水平或垂直布置，无特殊情况不画斜线，互相连接的交叉用原点表示。

三、几种典型单元电路的设计方法

单元电路的设计是否合理，能够关系到整个电子电路的设计是否能够正常运行。因此，各个单元设计的工程师纷纷致力于单元电路的设计。

1.对于线性集成运放组成的稳压电源的设计

稳压电源设计的一般思路是让输入电压先通过电压变压器，再通过整流网络，然后经过滤波网络最后经过稳压网络。在单元电路中，对于串联反馈式稳压电路大体上可分为调整部分、取样部分、比较放大电路、基准电压电路等。经过这样设计的线路，具有过流及短路保护功能，当负载电流到达限额是能起到保护电路的功能工作。其具体设计方法为：对于整流出来的直流电是很少用来直接带动负载，还必须滤波后降低其纹波系数，但这种电路不能起到稳压的作用。所以稳压电源都应满足一定的技术指标。

2.单元电路之间的级联设计

各单元电路确定以后，还要认真仔细地考虑它们之间的级联问题。如电器特性的相互匹配、信号耦合方式、时序配合以及相互干扰等问题。

对于电气性能相互匹配的问题有些涉及到的是模拟单元电路之间的匹配，有的涉及到的是数字单元电路之间的匹配，有的则需要两者兼顾。从提高放大倍数和负载能力考虑，希望后一级的输入电阻要大，前一级的输入电子要小，但从改善频率响应角度考虑，则刚好相反。

信号耦合方式有直接耦合、间接耦合、阻容耦合、变压器耦合和光耦合。直接耦合方式最简单，但是在静态情况下，存在两个单元电路的相互影响，因此在电路分析时应加以考虑。

时序配合的问题比较复杂，先对系统中各个单元电路的信号关系进行详细的分析，来确定系统的时序，以确保系统正常工作下的信号时序。最后设计出实现该时序的方法。

3.对于运算放大器电路的设计

运算放大器是具有很高放大倍数的电路单元，在实际电路中通常结合反馈网络共同组成某种功能模块。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。运算放大器的设计中，其基本参数应当选择单、双电源供电，电源电流。而且应当输入失调电压、输入失调电流、输入电阻。并且转换速率、建立时间。设计中应当正确认识、对待各种参数，不盲目片面追求指标的先进。其中值得引起重视的是：依据推荐参数在规定的消振引脚之间接入适当的电容消振，这是为了消除运放的高频自激，同时为了减小消振困难这一情况，应尽量避免两级以上放大级级连。

第6篇：数字电路的设计范文

关键词：教学改革；教学方法；教学资源；实践创新

中图分类号：G642.0 文献标志码：A 文章编号：1674-9324（2013）49-0050-02

为了适应当今世界经济、科技、文化发展趋势，满足社会各界对当代大学生的复合型、应用型和创新型人才要求，2012年10月教育部高等教育司编辑出版了《普通高等学校本科专业目录和专业介绍》[1]。新版专业目录中重新规定了专业划分、名称及所属门类，并提出了各专业的主要核心课程、专业实验和实践性教学环节等课程的示例。数字电路课程是电气、电子信息、自动化和计算机类专业的一门专业基础课程，是一门理论性和实践性都较强的课程。它的主要任务是通过学习数字电路的基本概念、基本原理和基本技能，使学生在数字电路及数字系统方面具有一定的理论水平和实践技能，该课程对于微型计算机原理、数字信号处理和数字图像处理等学好后继主要专业课程必不可少的基础知识，并提高学生的工程实践能力都有着极其重要的作用[2-4]。本研究通过立体式实验课程设计，把理论教学与实验课、课程设计、实训课程结合起来，大学一年级开始初步接触专业课程，可以增强教学的互动性、趣味性，培养学生学习单片机课程的积极性、创造性，并进一步降低了实验教学成本，具有一定的实际意义。本文的第一部分分析了数字电路课程的教学安排、学时分配和考核体系，第二部分主要分析了传统的数字电路实验教学模式和数字电路实验教学中遇到的问题，第三部分提出了数字电路实验教学中引入数字芯片设计的必要性，并提出了基于Quartus Ⅱ软件和FPGA开发板的实验内容和具体教学安排。

一、数字电路课程分析

在教学安排方面，数字电路课程是一门理论性和实践性都较强的基础课程，基本上不需要高等数学、大学物理、复变函数等前期理论基础。因此，可以安排在大一的第二学期（四年制本科）；大一的短学期中可以安排“数字电路实训课程”，通过数字电路实训课程进一步提高学生的操作能力和创新能力；大二的第一学期中可以安排“数字芯片设计课程”或“集成芯片设计课程”，在此课程中首先学习VHDL语言，然后再学习Quartus Ⅱ可编程逻辑器件设计软件的使用方法和上机实验，并通过FPGA开发板来学习数字系统的设计和应用；基于以上基础，大二的第二学期学生可以开始在教师的指导下参加校内外各种设计竞赛，并在大二开始为即将学习的微型计算机原理、数字信号处理和数字图像处理等专业必修和选修课程奠定坚实的理论基础。学时安排方面，数字电路理论课程可以安排3学分/48学时，实验课程1学分/16学时，共4学分/64学时。课程改革积极探索教学活动和考核方式的多样化，考核形式可以包括笔试、实验课程、综合性创新设计等。该课程的考核可以包括：①期末的笔试，考核基本知识，理论课程成绩占60%；②实验课程成绩占15%；③平时成绩占5%；④综合性创新设计成绩占10%。

二、数字电路实验中存在的问题分析

数字集成芯片是在半导体表面上以CMOS门电路设计的现代化电子产品，由于CMOS门电路直接设计数字芯片时会出现时滞性、占用芯片面积、耗电量、结构复杂等一系列问题。而CMOS门电路的各子系统是利用与、或、非、同或、异或等逻辑门电路模拟化，同时实际设计的数字集成芯片内部电路图结构是无法看到的。因此，数字电路课程历来是学生感到“抽象”的课程。在数字电路实验课程方面，长期以来普遍利用74LS系列芯片实现理论课程上学到的触发器、译码器、选择器等组合逻辑电路，通过该实验可以提高学生的基本逻辑电路的功能及测试技能。但是，传统的数字电路实验教学主要存在以下弊端：①形式单一、方法呆板，虽然利用74LS系列芯片实现理论教学上学到的逻辑电路，但是不能完全解决学生对数字电路课程感到“抽象”的问题；②理论与实践脱节，在理论教学上，教师一般采用理论波形图来描述输入/输出信号之间的逻辑运算结果，一般不采用总线（Bus）波形图描述多位数的信号。在实验教学上，一般采用模拟开关描述二进制数的输入信号，并LED灯描述一位数的输出信号，因此，在理论和实验教学上学生没有机会接触实际数字集成芯片的设计和信息处理环境；③缺少互动性和创新性，学生自己提出某系统的逻辑控制及流程之后，利用基本的74LS系列芯片实现系统级别的数字系统时芯片的使用数量、输入信号的控制、输出信号的分析等会面临较大的困难，难以提高学生的积极性和创新性。

三、数字芯片设计在实验教学中的应用

在数字电路实验课程中，为了实现进一步系统化、程序化、可视化的实验，可以利用传统的实验课程和现代化的教学实验设备来完成。Quartus II是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、Verilog HDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。利用Quartus II软件的原理图模块（Block Diagram/Schematic File），可以补充完成数字电路实验课程。数字电路实验课程设置方面，如果整个实验课程以16学时来计划，前8学时可以做传统的基于74LS系列芯片完的成硬件系统设计与测试实验，后8学时可以完成基于模块化方式的上机操作实验。其中，Quartus II软件安装与波形图分析占2学时，组合逻辑电路与全加期占2学时，选择器和译码器/编码器占2学时，综合设计实验占2学时。实验内容方面，首先让学生利用Quartus II软件的原理图模块（Block Diagram/Schematic File）设计相关逻辑电路图，利用Quartus II软件中的“功能仿真”功能验证所设计逻辑电路图结构是否正确，通过进一步修改和功能仿真过程验证逻辑电路图的结构设计。其次，建立时序图框架，设置时脉信号、清零信号和输入信号，通过Quartus II软件中的“时序仿真”功能验证输入/输出信号之间的连续性和正确性。同时可以利用FPGA开发板实现该系统，并利用逻辑分析仪验证FPGA输出信号的正确性。在上机实验过程中，学生应理解的内容主要包括五个方面。①针对某一个逻辑电路，在教材上说明的理论波形图、Quartus II软件仿真出来的波形图、逻辑分析仪实际仿真的波形图等3个图形之间为什么存在输出信号的延迟？②设计某系统时，基于C语言等软件系统设计和基于FPGA等硬件系统设计的优点和缺点是什么？③占用芯片的面积和耗电量大约多少？④原始的组合逻辑电路设计结果和卡诺图、布尔运算等方式简化之后，对集成芯片的运算速度、占用面积和耗电量差异多少？⑤理论课上没有提到的多位数的总线（Bus）信号怎么理解？

随着社会的跨越式发展，社会各行业对当代大学生的独创性、复合型要求越来越提高。相反，目前普遍存在培养出来的学生动手能力较弱，分析问题和解决问题的能力差，缺乏创新能力。本文基于2012年教育部高等教育司编辑出版的《普通高等学校本科专业目录和专业介绍》，提出了传统的数字电路实验教学当中存在的问题，并建立了一种软/硬件系统相结合的实践教学体系和实验方法。本文提出的实验计划及安排可以营造有利于学生的激发创新激情，挖掘学生创新潜能，充分发挥学生的独创性，为培养学生的创新能力提供强有力的支撑。

参考文献：

[1]中华人民共和国教育部高等教育司.普通高等学校本科专业目录和专业介绍[M].北京：高等教育出版社，2012：182-202.

[2]韩延义，赵全科.数字电路课程设计教学研究[J].中国科教创新导刊，2011，（17）：103.

第7篇：数字电路的设计范文

关键词：QDPSK；FPGA；调制与解调；Verilog

中图分类号：TN914 文献标识码：A 文章编号：1009-3044（2013）16-3868-03

1 概述[1-2]

在信息化、网络化时代，通信已经成为人们日常生活的一部分，对通信系统功能要求的不断提高，极大地推动了通信技术和通信器件的发展。QDPSK（四相相对相位调控）作为一种宽带和功率相对高效、低误差率的相对相位调制技术，被广泛用于卫星通信、蜂窝电话等通信系统中。FPGA（现场可编程门阵列）是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，理论上可以完成任何数字电路的设计，其自带丰富的数字电路功能模块，可无限次重复编程，已经成为各种数字系统最重要的硬件载体。因此，结合QDPSK与FPGA的特点在FPGA上实现QDPSK通信，能省去环形滤波器、VCO等硬件电路，设计更为方便灵活，日益成为通信系统一种主流的设计方法。

2 QDPSK基本原理[1-2]

QDPSK（四进制相对移相调制）是一种宽带和功率相对高效率的信道调制技术，在自适应信道调制技术中得到了较多的应用。QDPSK是利用前后码元之间的相对相位变化来表示数字信息即将输入的绝对码变换成相对码，然后用相对码对载波进行绝对移相。此时的已调波形并不是原数字序列的调相信号波形，而是表示绝对码变换成相对码后的数字序列的调相信号波形。因此，QDPSK产生器仅在QPSK（四进制绝对移相调制）串并转换器后多加一个码变换器就可以实现。

3.2 加扰算法

3.3 差分运算

为避免两路信号在差分运算时产生毛刺，带来误码，考虑到II、QQ两路信号码元长度是前级时钟周期的两倍，编写程序时II、QQ两路的时钟采用相异的触发方式，即一路采用上升沿触发，另一路采用下降沿触发。

4.2解差分运算

4.3解扰运算

6 结束语

多进制数字调制技术与FPGA相结合使得数字通信技术得到更广泛的应用，也是的通信技术系统的开发变得更方便、更简单。该文提出的全数字QDPSK调制与解调系统没有考虑调制、解调系统的同步问题，其仿真、硬件验证用的是同一个系统时钟，但是，该系统的关键模块的技术解决方案，对实际通信系统的开发具有一定的参考价值。

参考文献：

[1] 马海武，刘毓.通信原理[M].北京：北京邮电大学出版社，2004.

[2] 樊昌信.通信原理[M].北京：国防工业出版社，2001.

[3] 段吉海.基于CPLD/FPGA的数字通信建模与设计[M].北京：电子工业出版社，2004.

[4] 王天权，冯全源，徐小文.基于状态机的OPSK全数字解调的实现[J].电路与系统学报，2010，15（4）：18-21.

[5] 朱玉颖，杨小华，姚远程.QPSK数字解调与FPGA的实现[J].通信技术，2010，43（7）：61-63.

[6] 曹蛟，周萧.基于FPGA的QPSK调制解调的系统仿真[J].科技资讯，2011，18：14-15.

[7] 吴求应，赵秋明，莫玮.基于选相法的DOQPSK调制器设计[J].信息技术，2006（6）：19-22.

第8篇：数字电路的设计范文

关键词：时间数字转换；环形门延时链；现场可编程门阵列；集成电路设计

Design of Digital TDC Circuit Based on the Gate Time Delay

LI Da-peng1, XU Dong-ming1 , CHEN Wen-xuan2

（1.Xi‘an University of Posts and Telcommunications Xi‘an 710061,China;

2.Xi‘an Supermicro Electronics Co., LTD Xi‘an 710061,China）

Abstract: In order to improve the measuring range of the TDC circuit and its resolution ,to ensure that the measuring results are correct and effective ,this paper puts forward a kind of digital TDC circuit design method. It can reduce the circuit scale and can be easily ported to other systems. This paper uses the language of Veriolg HDL to design the circuit in RTL level and passes the timing simulation and FPGA verification at last. It achieves the requirements of wide range and high precision by using the gate time delay method and reduce the logic resources consumption. The count results are correct and stable.

Key words: TDC; RDL; FPGA; IC design 1引言

时间数字转换（TDC）技术在航空航天、测距、计量、测量等领域中有着重要的地位和广泛的应用。现有的时间数字转换电路可分为模拟、数字和数模混合三个类别。基于模拟技术实现的TDC电路暴露出了其工作不稳定、易受外界噪声、温度和电压干扰等缺点，导致其测量结果出现较大的误差，不适用于大量程高精度的测量[6]，限制了这种技术的发展。随着数字集成电路技术和CMOS工艺的快速发展，数字技术实现的TDC电路具有工艺简单、造价低、可移植性好、工作稳定、电路面积小等优点，很好地解决了上述问题，有效地提高了测量精度，扩大了测量范围。本文提出一种基于门延时线的全数字TDC电路的设计方案，并通过ModelSim SE 6.2b软件和FPGA芯片对该设计进行时序仿真和硬件测试验证，介绍了该方案的详细设计过程。

2TDC测量原理

TDC是时间测量的基本手段和常用技术，其测量原理是将携带时间信息的模拟信号转换为数字信号，从而完成时间信息的测量。数字TDC电路是以信号通过内部门电路的传播延迟来进行高精度时间间隔[4]测量的。换句话说，就是它计算了在一定的时间间隔内START测量信号在延时单元中通过反相器的个数，利用信号通过逻辑门的绝对时间延迟来精确量化时间间隔。图1显示了这种TDC测量时间的主要构架。

TDC测量的时序如图2所示：当系统初始化结束后、START信号有效时，启动精细计数器单元和粗值计数器单元，开始计数，此时锁存器单元不锁存数据。当STOP通道接收到了STOP信号，STOP通道里面的寄存器就会记录下STOP信号进入TDC时START信号经过反相器的个数。锁存器里保存的数据将作为精细计数部分的结果。START信号和STOP信号之间的参考时钟有效沿的个数将作为粗值计数器的结果，表示START信号在环形延时线中所走过的圈数。由两个计数结果和单个非门的延迟时间可计算出一次测量的时间间隔。这个测量结果往往存在较大的误差，通常的处理方法是通过对TDC电路的校准来补偿由温度和电压变化而引起的误差。校准是通过测量一个和两个参考时钟的时钟周期完成的。经校准后的测量结果如表达式（1）所示：T=Tref（Cc+（Fc1+Fc2））/（Cal2-Cal1） （1）。式中Tref为参考时钟的时钟周期，Cc为两次测量之间看考时钟的周期数，Fc1为START信号到相邻参考时钟上升沿的间隔时间，Fc2为STOP信号到相邻参考时钟上升沿的间隔时间，Cal2为两个校准时钟的时钟周期，Cal1为一个校准时钟的时钟周期。

3整体电路设计

目前，实现TDC的技术有时间放大、游标卡尺、电流积分等多种技术，基于延时线的TDC技术[5]利用的是精细计数与基于时钟的粗计数相结合的测量组合技术，测量精度可达到单个门的延时。

该TDC电路的原理如图3所示。该图包含了图1的前三部分。该电路由环形门延时电路、锁存器及异或电路和编码器电路组成。

3.1 环形门延时电路

环形门延时电路[3]就是一个环形的延时线，它的功能是记录START信号在该电路中的位置。传统的线形延时线只适合小量程的测量，而对于大量程高精度的测量来说，线形延时电路所需的门电路的数量增大，导致电路规模庞大，测量结果不准确。将电路的首尾相接组成环路，利用环形延时的方式控制了电路的规模。该电路的第一个反相延迟采用的是二输入的与非门，其中的一个端口与环形延时电路最后一个非门的输出端相接，另一端接START信号，这样处理可以让START信号对整个测量进行很好的控制。当初始化结束后，START信号到来时，开始测量。START信号在环形延时线中进行延迟传输，由于偶数个非门的输出端口再接一个反相器，这样环形延时电路最后的输出端可进行并行延时输出，将结果写入锁存器及异或电路的寄存器当中，记录START信号走过的位置信息和走过的非门个数。当STOP信号到来时，START信号到达的非门的输出会与START信号同相，完成了START信号在该电路中的延迟传输。

3.2 锁存器及异或电路

锁存器及异或电路的功能是锁定START信号在环形门延时电路中所到达的位置和走过的非门个数，并将锁存器记录的信息送给异或门组电路进行处理，将异或门电路的输出信息送给下面的编码器电路。锁存器使用的触发信号与停止信号相同，即STOP信号，这样处理保证了锁存器的工作与时间测量是同步进行的。

常用的锁存器电路如图4所示，它使用了一系列D触发器，同时使用同一个STOP信号作为驱动信号，而本部分电路定义和使用了一个总线结构的存储器来锁定START信号的位置和记录相关信息，这样做减少了D触发器单元的使用，避免初始化过程和测量过程中出现意外的结果，提高了测量的准确性。

3.3 编码器电路

编码器电路的功能是对锁存器及异或电路的输出进行编码。在前一部分电路中，START信号到达的那个非门所对应的异或门的输出为1，其它的异或门的输出都为0，这样可用一个编码器电路对异或门组电路的输出信号进行编码，通过编码器输出的编码可以快速准确地确定START信号所到达的位置和在环形门延时电路中走过非门的个数。同时，编码器电路的编码结果将作为精细计数的结果，也作为总计数值的低位输出值。

3.4 粗计数器电路

粗计数器电路的功能是对START信号之后的参考时钟进行计数，STOP信号也是其停止信号，使用锁存器及异或电路的部分存储单元记录计数的结果，保证计数器输出的准确性。该电路的输出作为总计数值的高位，与编码器的编码结果即低位输出值和起来即为总计数值，将得到的总计数值与单个非门的延迟时间相乘，经校准后得到最后的测量结果，这样就完成了一次TDC的时间测量。

4仿真验证

本设计采用Verilog HDL语言对TDC电路进行了RTL级的描述[1]，用ModelSim SE 6.2b对设计进行了仿真，经过FPGA验证[2]后，各功能都得到正确的实现。图5给出了TDC电路部分RTL级仿真波形。经过FPGA验证，测量范围可达到1.2μs，测量精度可达到60ps。

5结束语

本文结合目前TDC测量电路的设计方法，详细地提出了一种大量程高精度数字TDC电路的设计方法。该方法巧妙地运用调用模块和使用总线结构的思想，快速准确地实现了数字TDC电路的测量。随着TDC电路的不断发展和完善，如何实现大量程和高精度的准确测量成为今后发展的趋向。本文在详细设计的基础上，给出了时序仿真波形，经过验证，满足设计要求。

参考文献

[1]夏雨闻.Verilog数字系统设计[M].北京: 北京航空航天大学出版社,2008.

[2]乔庐峰.Verilog HDL数字系统设计与验证[M].北京: 电子工业出版社,2009.

[3]余冬菊 苏玉萍 郑琼琼. 基于FPGA的数字TDC设计[J].中国科技信息,2008（8）:122-123.

[4]罗尊旺.一种基于TDC的时间间隔测量方法的研究[D].西安:西安电子科技大学,2009.

[5]丁建国 沈国保 刘松强.基于数字延迟线的高分辨率TDC系统[J].核技术,2005,28（3）:173-175.

[6]张延 黄佩诚.高精度时间间隔测量技术与方法[J].天文学进展,2006,24（1）:1-15.

作者简介

李大鹏，硕士生，通信专用集成电路与系统设计；

第9篇：数字电路的设计范文

关键词：电子记录仪；捣固车；嵌入式系统

1 前言

工业生产自动化系统里的记录仪是非常重要的一种二次仪表。记录仪作为一种显示仪表是获取、处理、转换、记录温度、流量、压力等各项实施数据，是实现对生产过程进行实施检测和事后分析的重要仪器。以往的记录仪所使用的是功能单一、结构复杂的模拟仪表，需要人员对其进行加墨、换笔、换笔等一系列繁杂的维护工作，在生产工作当中它还容易出现断线、卡笔、卡纸等故障，其所记录的生产数据也只是以曲线的形式表达在纸张上，在对数据事后的保存、分析、编辑、处理等方面都存在缺陷。随着九十年代以来的计算机技术、电子技术、接口技术以及微处理技术的快速发展，智能电子记录仪以其低成本自动化的技术以及开发研制出的多项功能而广泛运用于各个行业之中。

2 智能型数字电子记录仪的系统设计

捣鼓着是一种适用在铁路线路里的新线施工的大型养路机械，主要对运营的线路进行维修作业以及修清筛作业，帮助轨道进行拨道、抄平以及道碴捣固等工作，增加道床的石碴密实度，提高轨道的稳定性，从轨道的左右水平偏差和前后的高低偏差入手，矫正轨道所存在的方向偏差，让轨道线路满足和符合线路设计的标准以及线路维修的规则要求，切实保证列车在轨道上的安全运行。结果的输出和显示、数据的测试和分析、数据的采集是电子记录仪功能的三大组成部分。其中，数据的分析和结果的输出能够通过计算机软件系统完成，因此以计算机为基础的测量仪需要一定的模数转换输出、数据采集、信号放大等硬件部分的支持。从记录仪的系统功能需求上入手，记录仪的软件平台为嵌入式系统，采用主副计算机的分层控制结构。其系统主要由三个部分组成：

2.1 主控计算机和操作系统平台

主控计算机具有LCD现实器管理、打印机管理、文件管理等功能，可以有效记录和显示相关数据以保持其实时性，因此，系统的主控计算机都是使用通用的工业控制计算机。操作系统需要同时完成数据存储设备驱动、显示器驱动和打印机的驱动，提供运行平台给记录软件。为了降低投入成本和缩小占地面积，系统采用Windoes CE嵌入式的操作系统。

2.2 数据采集卡

数据采集卡的主要作用是记录车辆运行里程、采集数据、识别按键和识别车辆运行方向。

2.3 记录软件

记录软件的主要作用表现在相关数据和绘制曲线的记录，转存数据和控制打印等方面。因Evc集成开发的环境与Visual C+的极为相似，我们所使用的编写工具是Evc，它能够发挥出VC++的相关功能。Evc包含远程调试工具和模拟器，可以支持API和多项指令集。

3 智能型数字电子记录仪的详细设计

3.1 数据存显示模块的设计

数据存储是将数据存储到相关软件寄存器当中以便于显示操作，与此同时将数据代入到数据文件内以备记录。显示是指通过实时更新并以曲线的形式直观的将数据表现出来。例如根据LED显示屏800×600的分辨率将屏幕分为若干小块，模拟方格坐标纸，记录笔模拟三角箭头进行绘图。用户在绘画过程里可以根据自身需要左右调整曲线的位置，同时也能够调整曲线速度档位。在我们读取新数据时也将数据显示模板的当前画面更新到最新。整个机械运动效果模拟示波器的表现原理，曲线整体连续不断的向下移动，从而更新数据内容。

3.2 数据扫描功能方面的设计

工作人员可以在记录仪停止工作记录的状态下回顾翻看当日的数据记录。在扫描过程中能够通过扫描方向键上的“上拨”和“下拨”键来选择上、下方向的扫描，每次扫描的间隔是0.3秒，以小格/次为扫描单位。也就是说在扫描的过程中，现有的数据曲线通过上下方向的滚动来实现数据显示。操作人员能够通过观察画面下方的三个编辑框，了解到其所不断实时更新显示的里程、矢量值和超高值等相关数据，详细的了解和关心记录仪在数据扫描方面的参数问题和有效功能。

4 总结

记录仪是采用先进的CPU为系统核心，并结合大容量的FLASH存储设备、大规模的集成电路、SmartBus的总线、信号的智能调理以及高分辨率的液晶显示器等高端设备所组成的新型智能化记录仪表。其设定和记录的数据具有防掉电保护作用，表现出可靠性高、运行稳定、通用性强、精度高、功耗低、通道数多、体积小等优点。记录仪虽然使用在存在外部因素干扰和剧烈震动的复杂环境，但对数据记录的精确度和准确性要求较高，因此记录仪的相关设计讲面临复杂多变的局面。记录仪因其使用环境的苛刻所以需要具有一定的抗震动和高温、高湿、高寒环境的能力，于此同时还要具有长时间的连续工作能力和高精度、高准确性的记录能力，这样才能适用于实际环境的操作。

[参考文献]