数字电路设计方案精选(九篇)

前言：一篇好文章的诞生，需要你不断地搜集资料、整理思路，本站小编为你收集了丰富的数字电路设计方案主题范文，仅供参考，欢迎阅读并收藏。

第1篇：数字电路设计方案范文

1.1实验系统的内容

该电子设计自动化实验系统，不仅要能够实现基本数字电路功能，而且还要能够实现部分中规模和大规模的数字电路功能。具体设计内容包括以下这些：（1）数字时钟的设计。（2）LED16×16点阵控制器的设计。（3）数字频率计的设计。（4）实现抢答器数字系统。（5）实现电子密码锁数字系统。（6）实现三色交通指挥灯控制器的数字系统。（7）实现简易电子琴的数字系统。（8）实现三层电梯控制器的数字系统。

1.2实验系统的设计方案

该电子设计自动化实验开发系统是基于FPGA/CPLD器件,主要包括四部分，即信号发生模块、输出信息的显示模块、扩展模块、FPGA/CPLD芯片通用适配座及芯片编程下载电路。该实验系统设计，采用了通用适配板与系统功能板分离的结构方式。通用适配板具有完整的下载电路,既可插在系统功能底板上使用,也可单独工作。

1.3实验系统的电路设计

根据电路功能，将其划分为两部分，即通用适配板电路和系统功能板电路。这两部分通过芯片适配接口进行连接。1.3.1系统功能板电路设计系统功能板电路设计如图1，下面是各个模块的介绍：（1）7段数码管模块,用于实现各种数字显示，例如计数器计数结果的显示、频率计的频率显示、数字钟表的时问显示及抢答器的倒计时显示等。（2）红绿灯电路模块,用于红绿灯的电路实验。（3）LED指示电路模块,用来显示组合逻辑电路实验的输出电平的高低。（4）点阵模块,用来显示点阵输出。（5）时钟电路,提供时序逻辑电路的CLK。（6）状态机电路,由FPGA相应的I/O口和状态指示电路组成，用于序列信号发生器、告警器等的设计。（7）蜂鸣器模块。一部分是音乐片电路,当有人抢答时该电路可以放一小段音乐来告知有人抢答；第二部分是电子琴电路,由FPGA送出一定的乐谱频率，在扬声器上发出相应的谱音。音乐片和电子琴电路通过一个DIP2的拨动开关来选择。（8）键盘电路模块，该模块用于选择电子琴的数字系统实验、抢答器数字系统实验、电子密码锁数字系统实验等实验项目。（9）DIP开关电路,提供输入端的高、低电平。（10）液晶显示电路。2.3.2通用适配板的电路设计通用适配板由CPLD芯片、下载电路、扩展接口电路等部分组成。通用适配板结构框图见图2。

2结束语

第2篇：数字电路设计方案范文

关键词：可进化硬件遗传算法电子电路设计现场可编程门阵列

在人类的科学研究中，有不少研究成果得益于大自然的启发，例如仿生学技术。随着计算机技术和电子技术的发展，许多的科学研究越来越与生物学紧密相联。在人工智能方面，已经实现了能用计算机和电子设备模仿人类生物体的看、听、和思维等能力；另一方面，受进化论的启发，科学家们提出了基于生物学的电子电路设计技术，将进化理论的方法应用于电子电路的设计中，使得新的电子电路能像生物一样具有对环境变化的适应、免疫、自我进化及自我复制等特性,用来实现高适应、高可靠的电子系统。这类电子电路常称为可进化硬件(EHW,EvolvableHardWare)。本文主要介绍可进化硬件EHW的机理及其相关技术并根据这种机理对高可靠性电子电路的设计进行讨论。

1EHW的机理及相关技术

计算机系统所要求解决的问题日趋复杂，与此同时，计算机系统本身的结构也越来越复杂。而复杂性的提高就意味着可靠性的降低，实践经验表明，要想使如此复杂的实时系统实现零出错率几乎是不可能的，因此人们寄希望于系统的容错性能：即系统在出现错误的情况下的适应能力。对于如何同时实现系统的复杂性和可靠性，大自然给了我们近乎完美的蓝本。人体是迄今为止我们所知道的最复杂的生物系统，通过千万年基因进化，使得人体可以在某些细胞发生病变的情况下，不断地进行自我诊断，并最终自愈。因此借用这一机理，科学家们研究出可进化硬件（EHW,EvolvableHardWare），理想的可进化硬件不但同样具有自我诊断能力，能够通过自我重构消除错误，而且可以在设计要求或系统工作环境发生变化的情况下，通过自我重构来使电路适应这种变化而继续正常工作。严格地说，EHW具有两个方面的目的，一方面是把进化算法应用于电子电路的设计中；另一方面是硬件具有通过动态地、自主地重构自己实现在线适应变化的能力。前者强调的是进化算法在电子设计中可替代传统基于规范的设计方法；后者强调的是硬件的可适应机理。当然二者的区别也是很模糊的。本文主要讨论的是EHW在第一个方面的问题。

对EHW的研究主要采用了进化理论中的进化计算（EvolutionaryComputing）算法,特别是遗传算法（GA）为设计算法，在数字电路中以现场可编程门阵列（FPGA）为媒介，在模拟电路设计中以现场可编程模拟阵列（FPAA）为媒介来进行的。此外还有建立在晶体管级的现场可编程晶体管阵列（FPTA），它为同时设计数字电路和和模拟电路提供了一个可靠的平台。下面主要介绍一下遗传算法和现场可编程门阵列的相关知识，并以数字电路为例介绍可进化硬件设计方法。

1．1遗传算法

遗传算法是模拟生物在自然环境中的遗传和进化过程的一种自适应全局优化算法，它借鉴了物种进化的思想，将欲求解问题编码，把可行解表示成字符串形式，称为染色体或个体。先通过初始化随机产生一群个体，称为种群，它们都是假设解。然后把这些假设解置于问题的“环境”中，根据适应值或某种竞争机制选择个体（适应值就是解的满意程度），使用各种遗传操作算子（包括选择，变异，交叉等等）产生下一代（下一代可以完全替代原种群，即非重叠种群；也可以部分替代原种群中一些较差的个体，即重叠种群），如此进化下去，直到满足期望的终止条件，得到问题的最优解为止。

1．2现场可编程逻辑阵列(FPGA)

现场可编程逻辑阵列是一种基于查找表(LUT,Lookupbr)结构的可在线编程的逻辑电路。它由存放在片内RAM中的程序来设置其工作状态，工作时需要对片内的RAM进行编程。当用户通过原理图或硬件描述语言（HDL）描述了一个逻辑电路以后，FPGA开发软件会把设计方案通过编译形成数据流，并将数据流下载至RAM中。这些RAM中的数据流决定电路的逻辑关系。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用，灌入不同的数据流就会获得不同的硬件系统，这就是可编程特性。这一特性是实现EHW的重要特性。目前在可进化电子电路的设计中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。

2进化电子电路设计架构

本节以设计高容错性的数字电路设计为例来阐述EHW的设计架构及主要设计步骤。对于通过进化理论的遗传算法来产生容错性，所设计的电路系统可以看作一个具有持续性地、实时地适应变化的硬件系统。对于电子电路来说，所谓的变化的来源很多，如硬件故障导致的错误，设计要求和规则的改变，环境的改变（各种干扰的出现）等。

从进化论的角度来看，当这些变化发生时，个体的适应度会作相应的改变。当进化进行时，个体会适应这些变化重新获得高的适应度。基于进化论的电子电路设计就是利用这种原理,通过对设计结果进行多次地进化来提高其适应变化的能力。

电子电路进化设计架构如图1所示。图中给出了电子电路的设计的两种进化，分别是内部进化和外部进化。其中内部进化是指硬件内部结构的进化，而外部进化是指软件模拟的电路的进化。这两种进化是相互独立的，当然通过外部进化得到的最终设计结果还是要由硬件结构的变化来实际体现。从图中可以看出，进化过程是一个循环往复的过程，其中是根据进化算法（遗传算法）的计算结果来进行的。整个进化设计包括以下步骤：

（1）根据设计的目的，产生初步的方案，并把初步方案用一组染色体（一组“0”和“1”表示的数据串）来表示，其中每个个体表示的是设计的一部分。染色体转化成控制数据流下载到FPGA上，用来定义FPGA的开关状态，从而确定可重构硬件内部各单元的联结，形成了初步的硬件系统。用来设计进化硬件的FPGA器件可以接受任意组合的数据流下载，而不会导致器件的损害。

（2）将设计结果与目标要求进行比较，并用某种误差表示作为描述系统适应度的衡量准则。这需要一定的检测手段和评估软件的支持。对不同的个体，根据适应度进行排序，下一代的个体将由最优的个体来产生。

（3）根据适应度再对新的个体组进行统计，并根据统计结果挑选一些个体。一

部分被选个体保持原样，另一部分个体根据遗传算法进行修改，如进行交叉和变异，而这种交叉和变异的目的是为了产生更具适应性的下一代。把新一代染色体转化成控制数据流下载到FPGA中对硬件进行进化。

（4）重复上述步骤，产生新的数代个体，直到新的个体表示的设计方案表现出接近要求的适应能力为止。

一般来说通过遗传算法最后会得到一个或数个设计结果，最后设计方案具有对设计要求和系统工作环境的最佳适应性。这一过程又叫内部进化或硬件进化。

图中的右边展示了另一种设计可进化电路的方法，即用模拟软件来代替可重构器件，染色体每一位确定的是软件模拟电路的连接方式，而不是可重构器件各单元的连接方式。这一方法叫外部进化或软件进化。这种方法中进化过程完全模拟进行，只有最后的结果才在器件上实施。

进化电子电路设计中，最关键的是遗传算法的应用。在遗传算法的应用过程中，变异因子的确定是需要慎重考虑的，它的大小既关系到个体变异的程度，也关系到个体对环境变化做出反应的能力，而这两个因素相互抵触。变异因子越大，个体更容易适应环境变化，对系统出现的错误做出快速反应，但个体更容易发生突变。而变异因子较小时，系统的反应力变差，但系统一旦获得高适应度的设计方案时可以保持稳定。

对于可进化数字电路的设计，可以在两个层面上进行。一个是在基本的“与”、“或”、“非”门的基础上进行进化设计，一个是在功能块如触发器、加法器和多路选择器的基础上进行。前一种方法更为灵活，而后一种更适于工业应用。有人提出了一种基于进化细胞机（CellularAutomaton）的神经网络模块设计架构。采用这一结构设计时，只需要定义整个模块的适应度，而对于每一模块如何实现它复杂的功能可以不予理睬，对于超大规模线路的设计可以采用这一方法来将电路进行整体优化设计。

3可进化电路设计环境

上面描述的软硬件进化电子电路设计可在图2所示的设计系统环境下进行。这一设计系统环境对于测试可重构硬件的构架及展示在FPGA可重构硬件上的进化设计很有用处。该设计系统环境包括遗传算法软件包、FPGA开发系统板、数据采集软硬件、适应度评估软件、用户接口程序及电路模拟仿真软件。

遗传算法由计算机上运行的一个程序包实现。由它来实现进化计算并产生染色体组。表示硬件描述的染色体通过通信电缆由计算机下载到有FPGA器件的实验板上。然后通过接口将布线结果传回计算机。适应度评估建立在仪器数据采集硬件及软件上，一个接口码将GA与硬件连接起来，可能的设计方案在此得到评估。同时还有一个图形用户接口以便于设计结果的可视化和将问题形式化。通过执行遗传算法在每一代染色体组都会产生新的染色体群组，并被转化为数据流传入实验板上。至于通过软件进化的电子电路设计，可采用Spice软件作为线路模拟仿真软件，把染色体变成模拟电路并通过仿真软件来仿真电路的运行情况，通过相应软件来评估设计结果。

第3篇：数字电路设计方案范文

关键词：计数器；Multisim13；数字钟；设计；仿真

引言

数字钟是一种用数字电子技术实现时、分、秒同时显示计时的装置，与机械式时钟相比具有更高的准确性和直观性，并且没有 机械装置，使用起来方便快捷，具有很长的使用寿命，近年来得到广泛使用。数字钟可以是单片的也可以是集成的，其实现方式有很多种，可以用中小规模集成电路组成数字钟；也可以利用专用的数字钟芯片配以显示电路；还可以用单片机来实现，本文的数字钟是采用Multisim13进行设计和仿真的。采用软件仿真的方法，克服了实验室的条件限制，避免了使用中 损坏等不利因素。[1]

Multisim13是美国IN公司开发的一款强大的电路模拟软件，可以进行复杂的板级电路模拟和数字电路仿真，还可以用Multisim来进行数字电路PCB板的设计，此版本还可以单片机等MCU的仿真。全新的Multisim13包括以下优势：

（1）电路参数和参数扫描分析。

（2）结合NI myRIO and Digilent FPGA对象进行数字电路教学。

（3）使用IGBT和MOSFET热模型进行电力电子分析。

（4）包括超^26，000个元件的元器件库。

（5）通过用于LabVIEW系统设计软件的Multisim API工具包实现设计自动化。

1 电路设计与仿真

单元电路设计与仿真：

（1）二十四进制计数器的设计与仿真

二十四进制计数器电路采用两片74160N实现，当个位计数电路计数到9的时候同时向十位发出进一位信号脉冲，当计数到24的时候，个位输出端输出0100，十位输出端输出0010，将个位的输出端QC与十位的输出端QB通过一个与非门同时接到两片计数芯片的清零端，其设计电路和仿真结果分别如图1和图2所示。

（2）六十进制计数器的设计与仿真

六十进制计数器同样采用两片74160N来实现，一片计数秒或分的个位，一片计数秒或分的十位，当秒计数到60时即清零，同时产生进位到分计数电路，分计数电路就加一，和二十四进制计数器采用反馈清零法，使用一个与非门74LS00，它的输入端接到QB和QC，当计数到60时，十位计数的计数芯片的输出端（QA，QB，QC，QD）将输出0110，那么输出端将产生一个低电平，连接到74LS160N的CLR清零端时计数器又从0000开始计数，同时此信号也可以作为分计时电路的输入，其设计电路和仿真结果分别如图3和图4所示。

（3）总体电路设计与仿真，如图2。

2 本设计的优点

其他数字钟电路的设计都需要555定时器产生1KZ脉冲，并需要分频器产生1HZ的脉冲，但有的Multisim版本不能产生1HZ脉冲，并且产生的脉冲不稳定，所以为了避免产生以上问题，本次设计直接采用1HZ的信号源，可以产生比较稳定的1HZ的脉冲，而且设计比较简单，不需要加信号产生电路。

3 结束语

本设计使用了74160N芯片，具有脉冲源稳定、设计简单等优点。该系统主要用在粮仓储运系统中，设备运转情况良好，其测试数据和曲线真实可靠，数据通讯准确、可靠，可以有效预报储粮情况，提高储粮的安全性，进而取得显著的经济和社会效益。[1]

第4篇：数字电路设计方案范文

关键词:数字电子技术;EDA技术;结合;仿真

中图分类号:TP331.2文献标识码:A

文章编号:1004-373X(2009)20-120-03

Discussion on Combination of Digital Electronic Technique and EDA Technique

CAO Lijie,LI Songsong

(Dalian Fisheries University,Dalian,116023,China)

Abstract:Because of research on the combination of "Digital Electronic Technique"and "EDA Technique" is shortage,advantages of the combination between them are mon EDA software Max+Plus Ⅱ is introduced,and advantages of the combination of digital electronic technique and EDA technique are analyzed with examples and simulation.From the analysis,it is clearly that the combination of two classes has advantages such as:realization of hardware design with software,analysis ofthe circuit condition,realization of the "open" digital circuit laboratory.Through the combination of two classes,teachers can explain the theory clearly,students have more chance to examine circuit.It has positive effect in teaching and learning.

Keywords:digital electronic technique;EDA technique;combination;simulation

在信息社会中,数字化是电子产业发展的必然趋势,因此在电子信息及相关专业的教学中也越来越看重数字技术,数字电子技术作为数字技术中一门极其重要的学科基础课在本科教学中很受重视。EDA(Electronic Design Automation)技术作为数字电子技术的延伸,已经引入到电子信息类本科教学中[1-3]。目前,单独针对数字电子技术课程和EDA课程的教学改革比较多,但是对于将两门课程结合起来有何优势的研究还有待教师探索[4-6]。因此,通过使用常用的EDA工具软件,结合实例,就数字电子技术与EDA技术相结合做一探讨。

1 常用EDA工具软件简介

常用的EDA软件有加拿大IIT公司推出的EWB(Electronics WorkBench),在EWB基础上形成的Multisim以及美国Altera公司开发的Max+Plus Ⅱ [7]。

目前,我校EDA实验室所使用的软件是美国Altera公司开发的Max+Plus Ⅱ,所以本文中的例子都是基于此平台进行的。

Max+Plus Ⅱ(Multiple Array and Programming Logic User System)具有Windows操作系统的程序界面,采用全菜单操作和鼠标操作方式,是一个方便、易学易用、功能全面的EDA工具。Max+Plus Ⅱ支持原理图、VHDL语言和Verilog语言文本文件,以及波形EDIF等格式化的文件作为设计输入[7]。使用Max+Plus Ⅱ进行电路设计的流程简单,经过设计输入、设计编译、设计仿真、下载即可完成。

2 数字电子技术与EDA技术相结合的几点益处

2.1 将数字电子技术中难以实现的硬件设计转换为软件设计

在传统的数字电子技术教学中,讲授组合逻辑电路设计时,首先分析设计要求,按照要求列出真值表;然后进行逻辑函数表达式的化简,得出表达形式最简的输出函数表达式,最后画出逻辑图。当输入变量比较少时,这种方法无疑是简单有效的,但是,当输入变量比较多时,这种方法就显得很吃力。下面以设计8位奇校验电路为例进行说明。

若采用传统的设计方案,首先需要画出8变量真值表,8变量真值表需要28行(即256行),这就非常麻烦,而逻辑函数的化简更是难上加难。如果借助Max+Plus Ⅱ软件,使用VHDL语句,按照8位奇校验逻辑功能,用软件方法来实现硬件设计。8位奇校验电路的VHDL程序如下所示[8]:

library ieee;

use ieee.std_logic_1164.all;

entity p_check is

port(a:in std_logic_vector (7 downto 0);

y:out std_logic);

end p_check;

architecture art of p_check is

begin

process(a)

variable tmp:std_logic;

begin

tmp:='1';

for i in 0 to 7 loop

tmp:=tmp xor a(i);

end loop;

y

end process;

end art;

其中:a表示8位输入信号;y表示奇校验输出,通过观察该程序可以发现,程序逻辑性强,简单易读。

对上述程序进行仿真,仿真波形如图1所示。

图1 8位奇校验电路仿真波形

通过观察可以看出,该仿真波形完全符合奇校验逻辑功能。在Max+Plus Ⅱ软件下进行综合,可以得到8位奇校验电路的逻辑符号,当其他的设计工作中需要用到8位奇校验功能时,可以直接调用此元器件,不必重新设计,简化了设计工作。

通过EDA技术实现数字电路设计,可以让学生尝试用软件代替硬件,实现硬件电路软件化。学生应用EDA技术除了可以实现小规模的电子电路设计,还可以通过对CPLD,FPGA编程,设计复杂的电路系统。

第5篇：数字电路设计方案范文

关键词：数字电子时钟；计数器；Multisim10

1 概述

数字电子时钟是由数字电路构成、有数字显示特点的一种现代化的计时工具[1-3]，它显示直观、走时精准，深受人们的喜欢，广泛应用于公交站、汽车站、图书馆、商店、大型广场等公众场合以及百姓家庭，给人们的生活、学习、工作和娱乐带来了很大的便利[4-5]。

Multisim10是美国NI公司推出的用于电子电路仿真和设计的EDA工具软件，可以实现计算机仿真设计与虚拟实验，是一个高效的设计仿真平台[6-10]。其强大的虚拟仪器库和仿真功能，为电路设计与分析创造了良好的环境，也提高了电路设计效率。

简易数字电子时钟的核心电路部分是计时和数字显示两个，本文应用Multisim10仿真软件设计了一个时钟电路，能够准确而直观地将时间的“时”“分”“秒”以数字方式显示出来，并设计了时间校正电路使其准确工作，该电路具有校时功能和整点自动报时功能。尽管本文设计的数字时钟与当今社会正使用的数字时钟差别较大，但研究其核心数字电路部分及扩展其应用，仍具有非常重要的指导意义[11]。

2 设计方案及电路框图

数字时钟是一个将时间的“时”、“分”、“秒”以数字的形式显示于人的视觉器官的一种计时装置，它的主要功能是计时和显示，因此，简易数字电子时钟电路的主要电路设计包括标准脉冲计数信号模块、“时、分、秒”计数模块、时间显示模块等电路的设计。其中，标准时间计数脉冲信号由555振荡器经分频器得到，即1Hz的秒计数脉冲信号；由于计时可能出现误差，故在电路中增加时间校准电路模块。最后，在主电路正常运行情况下，扩展其整点报时功能。总体电路框图设计如图1所示。

3 各电路模块的设计及仿真调试

在Multisim10仿真平台上搭建简易数字电子时钟的总设计仿真电路图如图2所示，其各电路模块设计如下。

3.1 标准计数脉冲信号

本文设计的标准时间计数脉冲信号由555振荡器与RC组成的多谐振荡电路产生，即1Hz的秒计数脉冲信号，作为总电路的计数时钟脉冲，也是扩展电路所需要的工作信号。（见图3）

该电路模块设计的优点是：555多谐震荡电路内部的比较器灵敏度较高，并应用差分电路形式，使其振荡频率受电源电压和温度变化的影响很小。缺点是：若要精确稳定地输出1Hz脉冲信号，对电容和电阻的数值精度要求很高。

3.2 计数显示模块

在时钟的计数控制电路模块中，有了时间标准“秒”计数脉冲信号后，就可以按照“60秒为1分”、“60分为1时”、“24时为1天”的计数规则进行计数电路模块的设计。然后设计“时”、“分”、“秒”三个译码显示电路，将“时”、“分”、“秒”的计数状态在七段数码管上显示成直观的数字符号。在本文设计中，采用十进制同步加法计数器芯片74LS160N来实现计数的十进制功能和六进制功能，其工作状态表如表1所示，芯片引脚图如图4所示。

74LS160N的CLK是脉冲输入端，RCO为进位信号输出端，ENP和ENT是计数的工作状态端，CLR为清零端，LOAD橹檬端，A～D是数据输入端，QA～QD为输出端。74LS160是一个十进制的计数器。

应用芯片的异步清零功能，将芯片74LS160N的输出端的0110（十进制为6）用一个两输入的与非门74LS00引到CLR端即可置零，实现六进制计数功能。

3.2.1 六十进制计数显示模块

在计数显示电路模块中，分和秒的计数控制是一样的，即六十进制计数功能，电路模块设计如图5所示。设计中用两片十进制计数芯片74LS160N级联，高位芯片进行六进制计数功能，低位芯片进行十进制计数功能，从而实现计数范围00-59的计数功能。设计时，将低位芯片的进位输出CO端接到高位芯片的时钟脉冲信号输入端CLK，计数脉冲信号在上升沿到来时计数器开始计数，当计数到59时，再来一个计数脉冲信号，两芯片都要清零，于是，应用74LS160N的异步清零功能，当高位芯片计数到6（即输出状态为0110）时，将输出状态通过一个两输入与非门引到两芯片的异步清零端进行复位，从而实现六十进制计数功能。

3.2.2 二十四进制计数显示模块

时计数显示电路模块也由两片74LS160N芯片级联产生，它的计数范围是00-23，计数时钟脉冲信号来自分计数显示电路的高位芯片的进位输出。该电路模块的低位芯片计数为4（即输出状态为0100），高位芯片计数为2（即输出状态为0010）时，将输出状态通过一个两输入与非门引到两芯片的异步清零端进行复位，从而实现二十四制计数器功能，电路模块设计如图6所示。

3.3 校准电路模块

数字电子时钟应具有分校准和时校准功能，因此，应截断分十位和时十位的直接计数路径，并增加秒脉冲计时信号与校正信号随时切换电路。设计校时电路的关键，是通过开关按键，控制电路中“秒”到“分”、“分”到“时”的进位输入端的高低电平的变化，从而实现手动校准“分”和“时”。下面以分校准电路为例，如图7所示。

3.4 整点报时模块

电路设计在整点前10秒钟内开始进行整点报时，即当时间在59分50秒到59分59秒期间时，报时电路发出报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Qc和QA、个位的QD和QA及秒计数器十位的Qc和QA相与，通过8输入与非门74HC30芯片输出，从而产生报时控制信号。整点报时的功能要求时，每当数字钟计时快到整点时发出闹铃声。由原理可知当分钟计数到一个周期向前进位时，蜂鸣器开始工作，电路模块设计如图8所示。

4 仿真结果及分析

将设计好的各电路模块进行组建，得到如图2所示的数字电子时钟仿真电路图。按下仿真开始键，电路进入时钟计时状态，通过“Pause Simulation”按键，得到以下仿真结果。（见图9、图10）

由以上仿真结果可以看出，本文设计的简易数字电子时钟能实现时钟的正常功能，达到设计要求。

5 结束语

本文基于Multisim10仿真软件，对简易数字电子时钟的各电路模块单元进行了设计，较好地完成了电路功能的设计，并达到了基本设计要求。该电路设计是提升数字电子技术基础理论知识转化为实际动手设计能力的一个重要方面，另外，即使在数字电路及其他更多的课程中涉及到的较为复杂的电路设计中，文中较为清晰的设计构架及思路也较强的参考借鉴价值。

参考文献

[1]张昌玉.数字电子钟的设计[J].科技风，2016，3（6）：3-3.

[2]王迎勋，王香，黄家平，等.基于Multisim13的数字钟的设计与仿真[J].科技创新与应用，2017，3（9）：63-64.

[3]印健健.基于74LS90数字电子钟逻辑电路的设计[J].电子制作，.2013，16（2）：168-171.

[4]陈艳，李文娟.数字电路的逻辑设计探究[J].科技创新与应用，2017，4（10）：105-105.

[5]阎石.数字电子技术基础（第五版）[M].北京：高等教育出版社，2006，5：1-497.

[6]赵永杰，王国玉.Multisim10电路仿真技术应用[M].电子工业出版社，2012，4：1-211.

[7]沈欢，王云秀，沈钻杨，等.Multisim在电子类教学中的应用[J].大众科技，2016，8（8）：117-119.

[8]王尔申，庞涛，，等.Multisim和Proteus仿真在数字电路课程教W中的应用[J].实验技术与管理，2013，3（3）：78-81.

[9]陈崇辉.电工电子技术实验指导[M].华南理工大学出版社，2016，8：1-254.

[10]周旋.关于Multisim10.0的高电平调幅电路仿真研究[J].中国新通信.2017，1（1）：152-152.

第6篇：数字电路设计方案范文

本文简要分析了电子电路设计中关键的设计原则、设计方法，以及设计和制作的过程。

【关键词】电子电路 设计 制作 调试

【关键词】电子电路 设计 制作 调试

随着科技的发展和社会的不断进步，越来越多的新型电子产品不断涌现。电子电路作为这些电子产品的核心部分，直接关系到电子产品的性能及质量。因此，对电子电路的设计原则、设计方法、设计步骤以及制作调试过程进行研究分析，具有重要的意义。

1 电子电路的设计原则

1.1 整体性原则

在电子电路的设计中，既要以整体为出发点，也要注重考虑其内部的各个组成部分之间的相互关系，同时还应注意电路的整体受到外部环境影响的因素。在设计的过程当中，应该注意以综合为前提，以分析为主。在对电路进行分析时要局部综合考虑，而在综合时也要对各元件的功能具体分析。

1.2 功能性原则

将整个的电子电路系统划分成几个不同的模块，每个模块能够独立完成一项或者几项功能。设计电子电路时，对各个模块分别进行设计分析，然后再将之组合成最终所需要的系统。

1.3 最优化原则

当电子电路的设计初步完成时，系统已能够初步实现所需要达到的功能，但该系统的各个模块在相互配合的过程中可能还存在着一些问题，使功能不能实现最优化。这就需要对各个模块或者各个调整元器件的参数进行调整分析，从而找到最优值，实现系统功能的最优化。

2 电子电路的设计方法

2.1 层次化设计方法

该方法的设计思路就是对电子电路系统分模块、分层次的进行设计。层次设计中的子模块可以调用现有的、比较成熟的模块，也可以对模块进行创新性设计。电子电路系统的层次设计包括了系统级的顶层设计、电路级的中层设计以及物理实现级的底层设计这三个不同的设计层次。

2.2 渐近式的组合设计方法

该设计方法是在基础单元电路熟练掌握之后，按照电子电路的功能要求，快速完成组合图的设计。具体过程是首先根据设计要求确定电子电路的功能指标以及技术参数，然后以此来提出设计思路并按照设计思路画出组合图。在设计的过程中，边设计边完善，最终达到设计要求。

2.3 最佳化设计方法

对于集成电路等难以调整的电路来说，在设计的时候就需要综合考虑各种因素，对电路进行准确设计。因该种设计精度要求高，且计算较为复杂，因此就需要选择计算机辅助设计来实现。该方法的关键是构建目标函数数学模型。

3 电子电路的设计步骤

3.1 明确电子电路设计的基本要求

在设计之前，首先要对设计的电路所需实现的功能以及性能指标等进行认真分析，明确设计要求。根据分析确定各元器件的技术参数并尽量使之精准。

3.2 制定总体设计方案

在对电子电路进行设计时，综合分析所要实现的功能，然后根据自己掌握的知识及查阅资料，建立几套备选方案。设计方案时，在满足要求的前提下，应尽量使得设计的电路经济、简洁、实用。然后对这几套方案进行认真分析研究，反复比对，找出最优方案。

3.3 各个单元电路的设计

在对各个单元的电路进行设计的过程中，要确定各单元的性能指标及技术参数等，注意各单元之间的相互关系，保证所设计的电路简单可靠。在设计时，尽量使用现成电路，若实在找不到，则在现有基础上加以改进。

3.4 电路接线图的设计

电路接线图的设计是整个设计过程当中的关键环节。一旦电路接线图有问题，不但达不到需要的功能，还很有可能会造成危害。在对电路接线图进行设计时，要考虑到各种各样的因素，其中包括各元器件的位置尺寸、电路板之间的相互关系、功放管散热问题以及是否便于维修等。综合考虑这些因素之后，就可以根据所确定的电路板的尺寸以及安装方式等，对电路图进行设计。

在对电路接线图进行设计时，应该满足一下几个要求：一是要保证电路的有序排列，以减少各部分间的影响，使效果最优；二是将地线安装在电路板中间，以减少相互干扰；三是可调整元件的安装位置要便于调节，功耗大的部件靠近外侧，便于散热；四是电阻器的安放尽量选择平卧，以提高电子电路系统的可靠性。

4 电子电路的制作、安装和调试

4.1 电子电路的制作及安装

在电子电路设计图完成之后，需要以此制作印刷电路板，然后测试选用的元器件，测试无误后安装到印刷电路板上，完成制作。各元器件以插座的方式与电路板相连接，以便于损坏后的更换。焊接时，还应该尽量避免挂锡以及虚焊现象的发生。

4.2 电子电路的调试

在电子电路安装完毕之后，必须对其进行调试，使之达到设计要求，才算最终完成。电子电路的调试分以下几步：（1）对电路进行仔细检查，看其连接是否正确，包括电容极性、元器件的安装位置以及电源的正负极连接等。（2）对电路进行通电检测，看是否有元器件发热以及冒烟等现象发生，一旦发现，立即断电检查，问题解决后重新检测，直到无异常现象发生为止。（3）对电子电路进行分块调试，把电子电路划分为几个不同的功能模块，然后分别对其调试，首先对其进行静态调试，合格后再做动态调试。（4）对电子电路进行联机调试，分块调试完毕后，将各模块联接起来做联机调试，看其运行结果是否已达到设计要求。

5 总结

电子电路与人们的生活息息相关。随着其发展，电子电路的设计方法越来越得到完善，但是仍然存在着需要改进的地方。对电子电路的设计加以研究，有利于提高电子产品的性能及使用寿命，为今后电子电路的设计提供了参考依据。

参考文献

[1]余春平.浅析电子电路设计制作常用调试方法与步骤7J].时代报告（下半月），2012（06）.

[2]刘昌华，莫培满.层次化设计方法在数字电路设计中的应用[J].武汉工业学院学报，2004（12）.

[3]朱丽霞.电子电路的分析与调试课程项目化教学的实践7J].中国教育技术装备，2010（33）.

[4]虞金成.浅谈应用型电子电路渐近式的组合设计方法[J].福建教育学院学报，2006（01）.

[5]杨聚庆，刘娇月.数字电路系统设计与制作的一般方法[J].洛阳工业高等专科学校学报，2006（10）.

第7篇：数字电路设计方案范文

>> 有机RFID标签在农产品食品溯源中的应用 一种有源RFID标签射频前端收发电路设计 解读有机标签 一种用于RFID标签带温度补偿的振荡器设计 超高频RFID标签的数字电路设计与分析 有机RFID：可以印刷的电子标签 陶艺中有机和无机材料的运用 危中有机的华语戏剧 水中有机污染物的测定 浅谈高中有机合成路线的类型 科学教学中有机渗透德育的探索 危中有机，企业的机遇与挑战 土壤中有机氯农药的测定方法 “补偿性体能素质练习”在体育与健康水平准备活动中有机结合的尝试性研究 用于定位的低功耗有源RFID标签的设计 基于nRF24LE1的有源RFID电子标签的设计 走势分化　危中有机 投资欧洲危中有机 对有机发光二极管驱动电路设计方案的分析 有机共生的设计 常见问题解答 当前所在位置：l.

[14] FACEN A， BONI A. Power supply generation in CMOS passive UHF RFID tags [C]// Research in Microelectronics and Electronics. Otranto： IEEE， 2006： 33?36.

[15] KARTHAUS U， FISCHER M. Fully integrated passive UHF RFID transponder IC With16.7uW minimum RF input power [J]. IEEE Journal of Solid State Circuits， 2003， 38： 1602?1608.

第8篇：数字电路设计方案范文

关键词 CMOS电路；噪声问题；抗噪声优化设计

中图分类号 TN432 文献标识码 A 文章编号 1673-9671-(2012)071-0183-01

1 CMOS电路及其噪声

硅半导体的CMOS电路技术因为其容易大规模集成的特点，及其自身的性价比优势和日渐成熟的技术和工艺，得到了广泛的应用，并且在今后相当长的一段时间内在规模集成电路中将会占据主导地位。随着个人数字系统、通讯终端的不断发展，CMOS不断向着高密度、高速率的方向发展。但与此同时，现代CMO系统内部的器件尺寸不断缩小，集成密度扩大，各个金属线之间的间隔缩短，因噪声干扰或电路跳变过程中产生的毛刺都有可能使数字电路出现逻辑故障。因此要尽可能减少噪声，提高系统稳定性和准确性。CMOS的噪声影响到电路系统的稳定性，近几年来对抗噪声的研究设计也层出不穷。笔者将在下文中对现代CMOS电路的抗噪声优化设计做出详细的阐述。

2 现代CMOS电路的抗噪声优化设计

在本次设计研究中，笔者以动态电路噪声问题、同步开关噪声问题以及衬底噪声问题为主要研究对象，针对这几种CMOS中常出现的噪声问题展开分析。

2.1 深亚微米CMOS抗噪声动态电路设计

静态电路本身具有相对较好的抗噪声特性，但是其具有低速、高耗能的缺点，因此在电路的关键部分，还需要动态电路来提高线路的整体性能，尤其是提高速率和降低能耗。伴随着深亚微米工艺水平的发展，器件的尺寸更进一步减小，密度增大，这对动态电路的抗噪声性提出了更大的挑战。

动态电路中的噪声源主要包括了电源噪声、节点噪声、串绕噪声等。改善动态电路的抗噪声性能其中一个方法便是提高逻辑门的阀值电压。但是提高阀值电压就会降低电路的速度，提高功耗，削弱了动态电路的优势，因此在优化方案的设计中减少噪声是目标，但是也不能让电路的其他性能遭到过分损害。针对动态电路，笔者认为可以利用镜像NMOS网络来构建具有高能量效率的抗噪声电路。设计图如图1所示。

由图可见，镜像抗噪声动态线路需要两个相同的NMOS求值网络，附加NMOS管M3，其工作原理大致为：预充电阶段时，时钟信号φ将M1打开，将输出电压Vout充电达到最高水平，Vx的电压达到VDD-Vm。另外由于晶体管体效应，顶端的NMOS网络的开关阀值电压相对应增加，从而达到了改善动态电路抗噪声性能

的目的。

2.2 同步开关噪声优化设计

由于深亚微米电路规模的不断增大，电路系统的中门电路翻转频率逐渐提高，再加上电源电压的降低，低电平电压的开关噪声突显粗来，影响了数字电路的稳定性。同步开关噪声主要由带有大负载电容的I/O缓冲器开关和内部电路的开关这两种开关引起地“跳动”。集成电路的高速高密度化发展使得与I/O输出缓冲器相联的电源和地上出现大量的噪声。其次从内部电路开关噪声来看，要提高同步开关的抗噪声性能，首先需要减小电感，主要办法是通过特殊的地线PAD，将其与衬底直接相离并且连接到地平面上；其次是减小恒定电流，通过恒流电压转换器利用镜像电流源提供恒定的电流。

噪声控制的结构方案主要有三种，一是采用局部倒相器数据总线结构，一般情况下，当所有总线同时开关时，理想情况下是一半是0一半是1，上拉下拉开关电流由旁路电容供给，从而使得较少的AC电流通过电源和地线上的电感，最终达到减小电压跳动的目的。二是采用时钟偏移化方案，其规则大致与动态电路相同，避免所有时钟在同一时刻内开关，减小电压跳动。

2.3 衬底噪声加固设计

伴随着硅器件技术的飞速发展，电路的整体构造和设计变得愈加复杂，在SOC中也已经实现了混合技术，并且将模拟数字集成在了统一衬底上。但随着数字时钟频率的不断上升，复杂性进一步提高，电路系统中工艺器件和单元面积的缩小，集成电路设计中的衬底噪声问题的解决成为了设计中的难点和重点。I/O缓冲器开关以及内部罗继电器的开关也是引起衬底噪声的主要噪声源，另外电离电流也是引起衬底噪声的原因之一。衬底噪声的优化方法主要有四种：一是保护环，保护环是指IC设计中防止衬底噪声常用的方法，其工作原理是指在敏感器件周围形成法拉第隔离，使得敏感器件受到保护，减少衬底噪声对其造成的干扰；二是N阱沟，主要是指可用于噪声电路和敏感电路之间，阻止衬底电流的衬底表面流动；三是较小电源跳动；四是平面布局的方法，在空间电路布局时充分考虑减小衬底噪声的耦合效应。

综上所述，随着电路规模的逐渐扩大，现代CMOS电路的抗噪声优化设计成为了当前电路设计的重点和关键。本文主要针对动态电路的抗噪声性能以及同步开关噪声优化设计和衬底噪声加固设计做了详细阐述，相信随着电路技术的飞速发展，CMOS的抗噪声优化设计会日渐完善。

参考文献

[1]陈曦,庄奕琪,罗宏伟,胡净,韩孝勇.深亚微米CMOS IC抗噪声ESD保护电路的设计[J].微电子学,2003,05.

第9篇：数字电路设计方案范文

现有的数字逻辑课程实践教学环节，一般仅包括验证性实验教学；为了提升计算机专业学生的实际工程分析能力，引入了课程设计教学环节。通过设计小型数字系统，加深了学生对计算机系统设计的认识，为后续课程的学习打下坚实的基础。

关键词：

数字逻辑；课程设计；实践教学

一、概述

“数字逻辑”课程是计算机类专业开设的一门应用数字电路进行小型数字系统逻辑设计的专业基础课程。其目的是使学生掌握组合电路和时序电路的工作原理、分析方法和设计方法，培养学生的计算机系统的思维能力[1]。当前，大部分高校的数字逻辑课程的实践教学只是在课堂教学之外引入了实验课程，并且使用的是“实验箱和逻辑门电路”的传统实验方法，学生并不能够理解实验的内容和现实意义[2]。另外，数字逻辑课程属于一门实践性、应用性很强的课程，不仅要重视基础理论教学，还应该加强工程实践能力的培养和训练。当前，计算机类专业“数字逻辑”课程在实践教学中存在的问题如下[3，4]：（1）课程概念较多且比较抽象，在实际教学中以理论教学为主，忽视了依托实际项目进行讲授的实践教学方法。（2）实验教学只是简单的机械式重复，按照课本要求设计全加器、选择器、译码器等简单电路，学生不知器件的实际用途，也不会利用所学的知识组合设计应用性电路系统。（3）传统教学一般未考虑数字逻辑与其他课程的相关性，而计算机系统往往包含软件和硬件设计，学生无法掌握完整的系统设计方法。因此，现有的计算机类专业“数字逻辑”课程，多重视系统理论完整性，忽略了整体优化，尤其是实践教育环节有待优化。“数字逻辑”课程建设大纲中，除要安排理论教学外，还需有大量的实践环节，它直接关系到后续的计算机专业核心课程，如《计算机组成原理》的学习，因此，需要改革课程的实践教学体系，为计算机专业学生计算机系统设计能力的培养打下基础。本文对计算机专业的“数字逻辑课程设计”教学体系建设方案进行探索，构建系统设计方案，制定教学计划和教学模式，并设计考核方式。

二、数字逻辑课程设计实践教学环节设计

数字逻辑实验课教学中，一般是让学生进行验证性实验，学生不需要进行分析和讨论即可完成。“数字逻辑课程设计”计划设计为探索性实验教学环节，要求所设计的小型数字系统具有实用、新颖、有趣等特点，能够激发起学生的研究兴趣和热情。课程设计与课程实验相比有本质的区别，其目的不是为了获得某一结果或证实某一结论，而是通过对实际项目的理解和分析，学习科学研究问题的方法，并弥补实验教学环节的不足之处。其意义在于，通过课程设计环节给予了学生自由研究和创新的机会，通过对一个小型数字系统的设计与开发，训练学生的数字电路设计、调试和创新的能力，培养学生运用所学的理论知识、独立地解决实际问题的能力，为今后从事相关领域的工程设计打好基础。

（一）实验环境搭建随着计算机处理能力的提升，EDA（电路的计算机辅助设计与分析）技术已成为电路系统分析和设计的有力工具，借助EDA软件进行数字逻辑课程设计，突出了以学生为中心的开放模式，激发学生大胆想象并尝试各种不同的设计方案、采用不同的集成元器件，对培养学生的创新意识有所帮助。Multisim软件是在EWB的基础上发展起来的专业仿真软件，可以对数字电路进行模拟仿真分析，已经成为数字逻辑电路仿真实验的理想工具[5]。因此，数字逻辑课程设计计划基于Multisim软件平台搭建实验仿真环境。

（二）课程设计内容计划设计3-4个实用的小型数字系统项目作为课程设计题目，在五周共计20学时的集中教学时间内，学生3-5人一组，选择一个项目进行设计，课程结束时，分组展示课程设计成果，并书写课程设计报告。在课程实验教学环节，学生已经掌握了组合逻辑电路、时序逻辑电路以及中大规模电路设计的方法。因此，在课程设计教学环节，计划引入综合性的小型数字系统的设计。而系统选题的设计是非常重要，要求综合考虑各方面问题。首先，课题的难度要合适，既要保障大部分学生通过上学期的学习以后，能够设计出给定的数字系统；同时，要求学生需要花费一定的精力进行思考和分析才能完成。其次，课题的内容要与实际相结合。与学生生活相关的数字系统，能够吸引学生的兴趣，并激发学生研究的热情。部分课程设计题目如下：设计1：设计并制作一个带有校时功能、可定时起闹的数字电子钟。（1）计时以24小时为一个周期；（2）“时”“、分”采用十进制数字显示；（3）“秒”信号采用小数点显示，具体为驱动发光二极管；（4）要求具有校准时间功能，可调整为标准时间或指定时间；（5）要求具有闹铃功能，可以设定闹铃时间，并按时发出声音，且发出的声音长短可调；设计2：设计一个运算器系统。（1）要求能够进行8位数字的加、减、乘、除四则运算；（2）要求能够显示操作数以及运算结果；（3）要求源操作数和目的操作数能够在四个不同的寄存器间任意选择；（4）要求能够提供“溢出”报警信号。设计3：设计一个汽车尾灯控制电路。（1）汽车左右各具有三个尾灯，共计六个。设计两个控制开关，具有四种组合，分别代表汽车的前进、左转、右转和停车四个状态；（2）系统运行如下：汽车正常前进时，六个灯全亮；汽车右转时，右边的三个灯自左向右顺序循环点亮；汽车左转时，左边的三个尾灯自右向左顺序循环点亮；汽车停车时六个灯全部随CP时钟闪烁；（3）添加译码器和七段显示数码管，用于显示汽车前进、左转、右转和停车，对应七段数码管的显示分别为：D、L、R、P；（4）最后，添加蜂鸣器，用于在转向时，发出示警声音。

（三）教学实施方式数字逻辑课程设计计划安排在本科二年级下半年的前五周，每周半天4节课，共计20个课时。学生可以在给定的课程设计系统中选择一个系统进行设计。计划分组进行，每组2-3人，设组长一名，负责任务的分解和联络，采用集体合作，单独计算成绩的考评方式。学生的课程设计实施步骤如下：（1）制定出设计方案；（2）选定合适的器件，画出逻辑图；（3）画出集成电路芯片布局布线图；（4）利用仿真软件，进行调试；（5）写出设计报告并提出改进意见。具体实施方式为：第一次课程结束后，课程组长组织组员选定题目，讨论课程设计的具体分工和实施计划，并递交计划文档。中间的三周为具体实施阶段，指导老师每次课程中需要检查各小组的实施进展，了解遇到的问题，并讨论解决方案；最后一周学生需要书写课程设计报告，并设计课程PPT，展示所设计的成果，向全班学生讲解其系统的特点和优势。

（四）课程考核方法课程的考核成绩为三个部分，其中：课程设计报告占50%，课程汇报占20%，平时表现占30%。上述三项一项不合格则整体成绩不合格，设计报告雷同者成绩不合格。课程设计报告内容包括：（1）问题描述与分析（设计任务）；（2）背景知识；（3）设计思路和内容；（4）对关键电路进行分析；（5）测试以及结果分析；（6）总结。所选设计难度不同，完善程度不同等均影响到最终成绩判定。设计内容上只提出基本设计要求，只达到基本要求者，仅能获得基本分，学生需要发挥想象力，扩充电路功能才能评优。课程汇报的评价方式为：现场学生对每组的汇报进行打分，教师根据学生的评价计算加权分值。平时表现通过考勤以及对本次课程设计的贡献大小进行考核，用于区分组内成员之间的分值，具体由指导老师进行评价。

三、结束语

本文分析了当前计算机类本科专业数字逻辑课程实践教学中的不足，并引入了数字逻辑课程设计实践教学环节。讲解了实验环境的搭建方法，设计了具体的课程设计案例，分析了教学实施方式，并给出了课程的考核方法。通过引入小型数字系统设计环节，完善了数字逻辑课程的实践教学体系，提高了学生对数字逻辑课程的兴趣，培养了学生的团队合作意识，提升了学生实践创新能力以及工程项目思维和素养。

参考文献

[1]盛建伦，刘淑霞，王勇，等.数字逻辑实验技术改革的研究[J].实验技术与管理，2015，32（4）：216-219.

[2]詹瑾瑜，廖建明.数字逻辑课程教学方法研究与探讨[J].计算机教育，2011（2）：91-94.

[3]肖娟，张雯.转型发展中数字逻辑课程教学改革研究[J].现代计算机，2015（9）：17-19.

[4]唐志强.计算机专业数字逻辑实验的改革与创新[J].实验室研究与探索，2013，32（10）：182-184.