集成电路的可靠性精选(九篇)

前言：一篇好文章的诞生，需要你不断地搜集资料、整理思路，本站小编为你收集了丰富的集成电路的可靠性主题范文，仅供参考，欢迎阅读并收藏。

第1篇：集成电路的可靠性范文

关键词：集成电路 寿命仿真 分析流程 竞争失效 CALCE-PWA

中图分类号：V263.5 文献标识码：A 文章编号：1672-3791（2017）06（c）-0067-04

由于电子设备对温度、振动最为敏感，且根据对电子产品失效原因的统计，温度因素占43.3%，振动因素占28.7%，由这2种应力作用导致的产品的失效为71%[1]。因此，研究集成电路寿命需主要对温度和振动2种应力进行仿真、评估并预计。据此寿命仿真主体结构中涉及的仿真项目主要有热仿真、振动仿真、故障预计仿真。在诸如印刷电路板的典型电子产品的服役期内，热应力、机械应力是产品所承受的主要环境载荷。文献[2-4]从器件级薄弱环节的失效物理建模出发，通过对整板PCB的振动仿真与实验，计算了元器件的寿命。文献[5-7]研究了集成电路的寿命试验条件，并对PCB电路板组件的温度分布进行了仿真与实验研究。此外，国内外学者针对集成电路的失效类别、失效原因开展了大量研究。但是上述研究较多的依赖物理样机试验，且计算集成电路寿命时未能综合考虑集成电路复杂的失效因素。

该文基于协同仿真技术，采用竞争失效机制，选用电子产品中的一个整板PCB作为研究对象，对集成电路寿命进行预测，可在产品设计阶段对集成电路的可靠性进行评估，并减少物理样机试验成本。

1 寿命分析流程

基于竞争失效机制的集成电路寿命预测的仿真分析流程如图1所示。首先基于集成电路封装类型完成模型建立；然后分别从热仿真、振动仿真中导入模型所需应力参数，加载集成电路寿命剖面；最后根据竞争失效机制，获取集成电路寿命。其中，集成电路管脚与电路板基板的互连处模型的建立采用竞争失效法则（即“最小薄弱原理”）。

整个流程中各主要步骤如下所示。

（1）获取集成电路以及电路板组件结构及工艺信息。

（2）根据电路板组件工作环境条件制定寿命周期环境剖面。

（3）基于ANSYS软件进行仿真分析，获取热仿真与振动仿真结果，为基于失效物理的故障预计提供数据支撑。

（4）建立热故障预计模型与振动故障预计模型，分别进行寿命仿真分析，可得到故障预计结果，基于竞争失效机制，确定集成电路失效状态，并得到寿命仿真计算结果。

2 研究对象

项目选取的某PCB电路板组件有限元模型网格划分图如图2所示，图右显示了集成电路详细模型的网格划分效果。电路板组件模型采用SolidWorks软件建立，对目标集成电路进行详细的三维模型建模，对其他元器件采用长宽高与之相同的长方体等效处理。使用ANSYS软件进行仿真分析，用内部MPC约束算法建立接触单元来处理各元器件和电路板基板的装配关系。

3 寿命周期环境剖面

热仿真分析环境条件根据基本试验中的各种工作环境温度以及产品工作时对应的环控条件制定。因此，参考典型电子装备高温低温试验条件[8]，确定仿真温度环境如下：热天地面阶段工作和不工作温度为+70 ℃，冷天地面阶段工作和不工作温度为-55℃；热天飞行阶段工作温度为+55 ℃，冷天飞行阶段工作温度为-40 ℃。

参照典型电子装备环境试验条件，确定电路板随机振动试验的功率谱密度，其最大值W0为0.04 g2/Hz。综上，按照电路板实际工作条件，将环境应力简化为温度循环1（冷天工作）、温度循环2（热天工作）和随机振动，见表1。

4 有限元仿真分析

4.1 热仿真分析

针对工作环境温度为70 ℃、55 ℃、-40 ℃、-55 ℃的情r进行稳态热分析，表2为环境温度70 ℃时电路板组件温度云图和集成电路温度云图。

通过对70 ℃工作环境温度下电路板、集成电路温度数据进行统计，得热分析结果，电路板组件平均温度为80.4 ℃，温升为10.4 ℃，集成电路平均温度为82.7 ℃，温升为12.7 ℃。

4.2 振动分析

（1）模态分析。

振动分析时将电路板两端插入导轨，故约束两端UY、UZ、ROTX、ROTY、ROTZ自由度；同时电路板两侧面被压紧，故约束其UX方向自由度，并将约束载荷置于载荷集Constraints中。获取电路板组件前三阶模态振型如表3所示。

（2）随机振动分析。

在完成模态分析基础上按照振动环境条件开展随机振动分析，可获取位移云图、加速度云图。表4显示了电路板组件位移云图、电路板组件加速度云图。

对随机振动位移与加速度结果进行归纳，可得电路板位移、加速度，集成电路位移，为进行集成电路寿命计算提供数据支撑。

5 寿命仿真分析

5.1 模型建立

该研究中使用的寿命仿真软件工具是CALCE-PWA，该软件是用于电子组件设计和分析的一组集成工具，输入热分析与振动分析的结果，利用其故障模型可对印制板器件进行工作剖面下的故障预计。在完成电路板建模、部件建模和元器件建模的基础上形成最终模型。

5.2 剖面设置

从热仿真结果中获取集成电路平均壳温和集成电路安装位置的电路板表面平均温度，并按照温度剖面将集成电路的详细温度数据输入CALCE-PWA软件中；结合随机振动仿真结果设置振动剖面。表5给出温度循环1（冷天工作）、温度循环2（热天工作）和振动剖面示例。

5.3 寿命预计

定义并加载集成电路寿命剖面后，即可以对集成电路在各种类型剖面下的失效前循环数/时间进行计算，汇总结果如表6所示。

通过Miner定理计算集成电路温度循环、随机振动下的平均首发故障前时间，见表7，集成电路失效状态为热失效，失效循环数为260 089。

6 结语

针对集成电路故障预计的仿真是利用结构、工艺和应力等性能参数建立产品的数字模型并进行失效分析。该文介绍了基于竞争失效机制的集成电路寿命评估流程，并以某型号集成电路进行仿真分析，确定了该集成电路的失效状态与失效循环次数。基于虚拟样机技术的集成电路寿命分析方法可应用于产品设计各个阶段，并减少物理样机试验成本，为评估集成电路的可靠性提供依据。

参考文献

[1] 任占勇.数字化研制环境下的可靠性工程技术[M].北京：航空工业出版社，2015：92-98.

[2] Amy R A，Aglietti G S，Richardson G.Board-level vibration failure criteria for printed circuit assemblies： an experimental approach[J].IEEE Transactions on Electronics Packaging Manufacturing，2010，33（4）：303-311.

[3] Al-Yafawi A，Patil S，Da Yu，et al.Random vibration test for electronic assemblies fatigue life estimation[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.

[4] 高Y名，刘莹，马建章.ANSYS 在印制电路板组件随机振动分析中的应用[J].无线电工程，2015（7）：95-98.

[5] Shankaran G V，Dogruoz M B，Dearaujo D.Orthotropic thermal conductivity and Joule heating effects on the temperature distribution of printed circuit boards[A].IEEE Symposium on Thermal and Thermomechanical Phenomena in Electronic Systems[C].Binghamton：IEEE，2010.

[6] Hatakeyama T，Ishizuka M，Nakagwa S，et al.Development of practical thermal design technique of printed circuit boards for power electronics[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.

第2篇：集成电路的可靠性范文

【关键词】单片机；硬件电路；可靠性

1 单片机及其相关元器件的选择

为提高单片机系统的抗电磁干扰能力，使产品能适应恶劣的工作环境，满足电磁兼容性方面更高标准的要求，各个单片机厂家在设计单片机内部电路时均采取一些新的技术措施。一些新兴的单片机还在单片机内部增加了看门狗定时器，如AT89C51的换代产品AT89S51。有的单片机还内置电源检测和复位电路，如微芯公司的某些型号的PIC单片机，这些措施大大增强了单片机自身的抗干扰能力。因此从选型上来看，可以考虑选择一些新型的单片机，如ATMEL公司推出的AT89S51，不但内含看门狗定时器，而且可以关闭ALE信号以提高系统的可靠性。除了MCU的选择外，其他元器件的选择也很重要，如半导体二极管、三极管以及集成电路各项电气参数应能满足系统性能的基本要求。在集成电路的选择上也有一个基本的原则，一般情况下，CMOS数字集成电路的抗干扰能力要强于TTL集成电路，这是因为CMOS数字集成电路的噪声容限较TTL的高，因而比较而言其抗干扰能力也强。对于常用的TTL门电路，其抗干扰能力也有区别，54系列集成电路的工作温度和电源电压都比74系列的高，一般应用于环境较为恶劣的场合，抗干扰能力也高于74系列。在使用CMOS芯片时，由于CMOS芯片的输入电阻极大，因此对于干扰信号比较敏感，因此电路不用的输入引脚不可开路，可以根据实际情况将输入端接电源或直接接地，否则的话很容易增加CMOS芯片的功耗，严重的会导致芯片被静电击穿。

2 电路板PCB布线的可靠性设计

2.1 布线:PCB导线的布设应尽可能的短，印制导线的拐弯如能成圆角则不采用直线形式，以减小高频信号对外的发射与耦合。布置双面板时，正反两面的导线应采用垂直布线，避免相互平行，以减小寄生耦合。走线的宽度应能满足电气性能要求，导线宽度在大电流情况下还要考虑其温度。通常情况下（经验值），1mm宽度走线的最大承载电流在1~2A之间（根据板材而定），信号线可选择在10~12mil（约0.25~0.3mm）。在高密度、高精度的印制线路中，导线宽度和间距一般可取12mil（0.3mm）。为了提高系统的抗干扰能力，应采取线路板全局性环形屏弊，并尽可能让地线和电源线宽一些。走线导线的间距必须能满足电气安全要求，最小间距至少要能满足所能承受的电压，如条件允许，间距应尽量宽些。由于电路板的一个过孔会带来大约10PF的电容效应，这对于高频电路，将会引入太多的干扰，所以在布线的时候，应尽可能地减少过孔的数量。

2.2 接地:在地线的布置上，数字地和模拟地要分开布置，最后都要接到电源地上，尤其是在设计A/D、D/A转换电路时一定要遵守该规则，否则可能会大幅度降低A/D采样的精度。其次，地线应尽量加宽加粗，若线径很细，接地电位则随电流的变化而变化，会造成系统的抗噪声性能变坏。因此应将接地线尽量加粗，如有可能，接地线的宽度应大于3mm。最后，接地线最好构成闭环路，这是因为印制线路板上的集成电路元件在流过大电流时，因受接地线粗细的限制，会在地线上产生较大的电位差，引起抗噪声能力下降，若将接地线构成环路，则会缩小电位差值，提高电子设备的抗噪声能力，在设计数字电路时更应如此。

3 抗干扰措施

第3篇：集成电路的可靠性范文

随着科技的不断发展，信息处理效率的提高，微电子器件的尺寸越来越小，这使得微电子器件的可靠性问题逐渐凸显出来.微电子器件可靠性主要受四个方面的影响：栅氧化层、热载流子、金属化、静电放电.通过对国内外现状的分析，主要介绍了影响微电子器件可靠性的四个主要因素及其产生原理，并提出了提高微电子器件可靠性的解决方案及措施.

关键词：

微电子器件； 可靠性； 热载流子； 静电放电

中图分类号： TN 406文献标志码： A

目前，飞速发展的微电子技术和不断缩小的器件尺寸，都使得由于器件可靠性而造成的影响越来越严重.以静电放电（Electro Static Discharge，ESD）为例，在静电放电失效的基本机理研究方面，中美两国研究人员对过电压场致失效和过电流热致失效的定义、原理以及在何种器件中哪种失效更容易发生等方面都研究得非常透彻.但是，具体到某一类型的微电子器件的ESD失效模式和基本机理，美国研究得更加充分且全面，并建立了 ESD [主要是人体模型（HBM）和带电器件模型（CDM）] 的失效电路模型.另外，除了传统的互补金属氧化物半导体（CMOS）器件，美国还系统地研究了磁性读写头、各种微电子芯片等器件[1].

目前，我国在微电子器件可靠性的研究方面加大了资金和技术投入，缩小了与美国的差距.但是对典型微电子系统的 ESD失效分析和对先进的失效分析技术手段、方法的研究和运用等方面仍然是我国科研工作者今后需要努力的方向.

1影响微电子器件可靠性的主要因素

影响微电子器件[如互补金属氧化物半导体（CMOS）、金属氧化物半导体场效应管（MOSFET）、垂直双扩散金属-氧化物半导体场效应晶体管（VDMOS）等]长期工作可靠性最主要的失效机理包括：热载流子效应、栅氧化层及栅氧击穿（即电介质经时击穿，TDDB）、金属化及电迁移、静电放电（ESD）.下面对这四种失效机理及可靠性模型等方面进行详细介绍.

1.1热载流子效应

热载流子效应是电路中重要的失效模式之一.在超大规模集成电路中，随着栅氧化层厚度、结深和沟道长度的减小，导致漏端电场增强，从而加剧了由热载流子引起的可靠性问题.热载流子注入氧化层会引起器件的阈值电压漂移、跨导下降，甚至导致器件特性退化.随着时间的推移，器件性能的退化将会导致整个电路失效.

1.1.1热载流子效应对器件的影响

首先是热载流子对器件寿命的影响.由于热载流子的注入，器件氧化层中电荷的分布被改变，从而导致器件性能的退化.热载流子还可加速器件老化.对晶体管进行最恶劣情况下的加速老化试验，可推算出常规条件下器件的寿命，由此可衡量热载流子特性的优劣 [2].

其次，热载流子效应的存在严重影响了场效应管MOS集成电路集成度及电路和器件的可靠性.图1为栅氧化层厚度为40 nm、30 V电压条件下，MOS电容栅电流Ig随时间t的变化关系.从图中可知，在恒定电压下，栅电流随着时间的增加而减小.

1.1.2热载流子效应引起的失效现象[3]

（1） 雪崩倍增效应

在小尺寸MOSFET中，随着源―漏电压的升高以及沟道长度的缩短，夹断区的电场也增强.这时，通过夹断区的载流子将从强电场获得很大的漂移速度和动能，就很容易成为热载流子，同时这些热载流子与价电子碰撞时还可产生雪崩倍增效应.

（2） 阈值电压漂移

若夹断区的一些热载流子与声子发生碰撞，得到了指向栅氧化层的动量，那么这些热载流子就有可能注入栅氧化层中；进入栅氧化层中的一部分热载流子还有可能被陷于氧化层中的缺陷处，变成固定的栅氧化层电荷，从而引起阈值电压漂移和整个电路性能的变化.

（3） MOSFET性能的退化

沟道内的一小部分有足够高能量的热载流子可以越过Si-SiO2界面的势垒（电子势垒高度Eb约为3.2 eV，空穴的Eb约为4.9 eV），并且注入栅SiO2层中形成栅极电流Ig.此栅极电流尽管很小，但热电子注入栅SiO2层中将会引起界面陷阱积蓄电荷，并且，电荷的积累经过一段时间之后会使器件性能退化，导致阈值电压漂移、跨导降低和亚阈值斜率增大，甚至栅氧化层击穿.

（4） 寄生晶体管效应

当有较大的衬底电流Isub流过衬底（衬底电阻为Rsub）时将产生电压降（Isub・Rsub），使得源―衬底的N+-P结正偏，从而形成一个“源―衬底―漏”的寄生N+-P-N+晶体管.该寄生晶体管与原来的MOSFET并联构成了一个复合结构的器件.这种复合结构导致了短沟道MOSFET发生源―漏击穿，还会导致CMOS电路中的闩锁效应，使伏安特性曲线出现回滞现象.

1.2金属化及电迁移

电迁移是指在很大电流的作用下，金属原子发生扩散迁移的一种物理现象.电迁移中原子扩散方向与电子流动方向相同.电迁移将使得原子源源不断地由阴极向阳极扩散，并逐渐导致在阴极形成空洞，在阳极则发生原子的堆积.这种过程将随导电截面积的减小而加速进行，最终导致器件的失效[4].

电迁移现象是在直流电流作用下金属中的离子产生位移所致.首先表现为电阻值的线性增加，到一定程度后就会引起金属膜局部亏损而出现空洞，或引起金属膜局部堆积而出现小丘或晶须，造成金属互连线短路失效，严重影响集成电路的寿命.在器件向亚微米、深亚微米发展中，金属互连线的宽度不断减小，电流密度不断增加，更易于因电迁移而失效[5].

1.3静电放电（ESD）

在传统的微电子器件中静电放电的能量由于影响较小，人们很难察觉.但是在高密度微电子器件中则可能因为静电电场和静电放电电流引起失效，或造成“软击穿”现象，导致设备锁死、复位、数据丢失和不可靠.这都对设备的正常工作产生较大影响，使设备的可靠性降低，甚至造成设备的损坏.据统计，在集成电路工业中由ESD引起的损失高达25%，因此，由ESD导致的损失是一个很严重的问题.

1.3.1ESD模型的分类

根据静电产生的原因和对电路放电方式不同，在集成电路中常用的ESD模型有四种：人体模型（HumanBody Model，HBM）；机器模型（Machine Model，MM）；器件充电模型（ChargedDevice Model，CDM）；电场感应模型（FieldInduced Model，FIM）.图2为2 kV HBM、200 V MM与1 kV CDM的放电电流I比较.其中，虽然HBM的电压比MM的电压高，但是200 V MM的放电电流却比2 kV HBM的放电电流大得多，因此机器放电模型对集成电路IC的破坏力更大.在不到1 ns的时间内，1 kV CDM的放电电流最高可达到15 A.所以CDM的静电更易造成集成电路的损伤[6].

1.3.2ESD失效种类[7]

（1） 直接损伤

直接损伤是由电流产生的功耗引起的.它会熔化器件的一部分并造成故障.当电子器件暴露于ESD应力，该设备可能无法正常工作.ESD应力所造成的高电流使器件温度升高，可能会造成金属熔化，PN结或氧化层击穿.IC内部晶体管会因为ESD电流产生的散热造成永久性物理伤害.这些损伤产生的原理如图3所示.焦耳热产生的温度上升可导致熔化的金属膜晶体管的PN结尖峰长丝，PN结击穿.金属膜的熔化会导致开路.而PN结的击穿可以通过退化的电流-电压特性曲线观察到，这时的曲线上会有一个异常的结漏电流.在最严重的情况下，ESD引起的功耗可以同时产生结细丝、结尖刺和金属熔化.另一方面，ESD引起的电压也可以在绝缘层上产生电场，绝缘层的击穿电场强度越大，越会发生绝缘层的击穿.

（2） 潜在损伤

强电场也会引起电荷注入.Si-SiO2界面处的强电场会加速表面处的载流子运动.当载流子获得足够的能量时就能越过Si-SiO2界面势垒，并注入氧化层[如图4（a）].此时，失效分析手段无法在氧化层中发现物理损伤，但氧化层的电荷状态变化可能会导致器件晶体管的电流-电压特性改变.电荷注入会使电路退化，但与破坏性失效不同的是，它并不会使器件完全失效，所以称为ESD引起的潜在损伤，图4（b）是它的极限形式（氧化层击穿）.潜在的损害难以确定，因为即使产生了一定退化，设备仍然可以工作.然而，如果一个芯片中含有潜在损伤的晶体管，那么整个芯片就有可能出现过早失效或芯片故障.一些基本的特性测试（如漏电流测量等）可以确定破坏性的损伤，但是潜在损伤却很难检测出来.

1.4栅氧化层及栅氧击穿

随着MOS集成电路微细化的发展，栅氧化层向薄膜方向发展.而电源电压却不宜降低，在较高的电场强度下，使栅氧化层的性能成为一个突出的问题.栅氧化层抗电性能不好将引起MOS器件电参数不稳定，如阈电压漂移、跨导下降、漏电流增加等，甚至引起栅氧化层的击穿.栅氧化层击穿作为MOS电路的主要失效模式已成为目前国际上关注的热点.栅氧化层击穿主要分为四种：本征击穿（瞬时击穿）；非本征击穿；经时击穿TDDB；软击穿.

有关氧化层TDDB问题的研究很多，其中最受重视的是氧化层的TDDB寿命.在20世纪70年代后期，根据实验数据，有研究人员提出了关于栅氧化层TDDB寿命拓展的经验式，即

式中：TF为中期寿命；ΔH*0为栅氧化层TDDB激活焓；T为温度；kB为玻尔兹曼常数；γ为电场加速因子；Eox为氧化层电场强度.

针对上述经验式，提出了两种经典模型：

（1） E模型：由热化学击穿模型得到.该模型认为氧化层的退化与击穿是电场作用的结果，由缺陷的产生和积累决定，即

式中：Q1为E模型过程的激活能.

（2） 1/E模型：由空穴击穿模型得到.该模型在电子隧穿注入的基础上，认为氧化层击穿是由空间电荷积累造成的，并认为击穿所需的总俘获空穴电荷量一定，即[8]

式中：G为1/E模型的电场加速因子； Q2为1/E模型过程的激活能.

图5为E模型、1/E模型与TDDB实验数据的对比.由图中可以看出，在低场强中，E模型与实验数据的吻合较好，而采用1/E模型估计的中期寿命TF值偏大；在高场强中，1/E模型与实验数据的吻合较好，而E模型估计的TF值偏小.从实际应用看，在工业中，由于E模型比1/E模型计算的寿命要短，所以工业上一般采取E模型.

2提高微电子器件可靠性的主要措施

2.1抑制热载流子效应的措施

在设计超大规模集成电路时，可采用减小沟通道长度、减薄氧化层厚度以及相应增加掺杂浓度等方法达到高速度和高集成度的设计要求.但是，这些综合结果却易导致热载流子的产生.针对上述情况，可通过以下方法抑制热载流子效应：

（1） 减小漏结附近的电场，可使热载流子发射的可能性降低.

（2） 改善栅氧化层的质量，采用完美的干法氧化工艺，降低热载流子陷阱密度和俘获截面，能够减小由于热载流子注入栅氧化层而对器件性能的影响.

（3） 可在电路和版画设计上采取如采用钳位器件或适当增大宽长比等措施.

（4） 采用一些新结构，如低掺杂漏（Lightly Doped Drain，LDD）结构等，可提高击穿电压，减少碰撞电离.

2.2改善金属化引起可靠性问题的方法[9]

目前，提高半导体器件金属化和接触可靠性的主要方法有界面效应、合金效应、覆盖效应和回流效应.

（1） 界面效应

因为器件性能的提高，热电应力在器件金属化单位面积上不断增大，导致金属与金属、金属与半导体之间的界面扩散及反应的几率增大，或许会形成金属与金属的高阻化合物，上层金属穿过阻挡层进入半导体中也可能使器件漏电增大或结短路.因此，界面效应成为目前急需解决的问题.解决界面效应最有效的方法是选择一个合适的阻挡层.事实上，为了防止金属与金属以及金属与半导体的反应及扩散，引入了金属阻挡层.TiN熔点高，热稳定性和化学稳定性好，有极高的硬度和较低的电阻率，干法和湿法刻蚀工艺成熟，与硅的粘附性较好，因此是一种高性能的阻挡层材料.

（2） 合金效应

在中小功率器件和集成电路中，由于Al金属化系统工艺简单成熟，并且价格便宜，所以被普遍采用.但是Al的一个很大问题是容易产生电迁移.为了改善Al的电迁移寿命，在Al中加入少量的Cu可以大大改进Al膜的电迁移寿命（1～2个数量级）.另外，事先在Al中加入少量Si可以减小互溶，这样不仅提高了Al的电迁移寿命，还解决了由于Al-Si 界面互溶而引起的短路失效问题.所以人们将两者结合，采用Al-Si-Cu合金，发现Al的电迁移寿命显著增加，并且限制了Al、 Si的互溶.

（3） 覆盖效应

在金属薄膜上覆盖介质后，不仅可有效提高设备的抗划伤性、抗腐蚀、抗电迁徙、抗电流浪涌和抗离子粘污能力，还可改善薄膜的微观结构.总之，介质覆盖可以增强薄膜的抗电迁徙能力，提高调制传递函数（MTF）.这是表面抑制、热沉效应和压强效应综合作用的结果.

（4） 回流效应

从理论上说，总有一个时刻，正向电迁徙动和回流将完全抵消，使净离子迁徙流为零.显然，回流可被用来降低电迁徙动失效，提高金属化可靠性.因此，人们提出了超大规模集成电路的三层金属化欧姆接触孔回流加固结构.

2.3ESD防护措施

2.3.1建立防静电环境

通常采用以下措施建立防静电环境：

（1） 使用等电位连接的方法，即所有表面都连接在一个可靠的接地体上.这些表面使得静电荷积累减小，并且可以控制电荷以泄入到大地，从而防止不同的对象和静电电荷之间的电位差，还可有效地释放静电电荷.

（2） 采用防静电周转箱、防静电包装袋以防止起电.

（3） 使用防静电服装、防静电鞋.一方面，它们可有效地抑制静电荷的产生；另一方面，当它们与地接触时，还能达到释放静电荷的功能.另外，将防静电剂喷涂在物体表面，也可有效抑制静电荷的积累.

（4） 使用离子风静电消除器并适当控制湿度，能够消除绝缘材料表面的静电荷.

（5） 采用测量监控的方法，使用静电检测仪检测人体是否带静电，监测防静电设施是否正常[10].

2.3.2设计过程中的防护措施

以电源和地之间的保护为例，可采用反馈及动态延时结构检测电路的电源和地的ESD保护电路.这种电路占用芯片面积小，使用相移电路（RC电路）侦测ESD电压，把侦测到的电压通过一个反相器输送到衬底触发场氧器件（STFOD）上，释放静电电流.STFOD器件具有较强的单位静电释放能力.这种电路的 ESD 脉冲上升时间仅10 ns左右，电路正常上电延迟时间大概是1 μs～1 ms，而ESD侦测电路中RC电路时间常数介于两者之间.

由于采用了反馈及动态延时结构，使得电路能够在静电发生时间内迅速地将静电电流释放，及时将保护电路关闭，避免器件的栅氧化层因电击穿而遭到破坏.

2.4改善栅氧化层击穿影响器件可靠性的措施

在栅介质中引入适量N可提高器件的抗击穿能力.这主要是由于N具有补偿SiO2中O3Si和Si3Si等由工艺引入的氧化物陷阱和界面态陷阱的作用，从而减少初始固定正电荷和Si-SiO2界面态.栅介质的击穿主要是由于正电荷的积累引起的，因此在栅介质中引入适量的N可以改善栅介质的性能[11].另外，通过比较TDDB值及其失效分布可以评估集成电路氧化、退火、抛光、清洗、刻蚀等工艺对栅氧化层质量的影响.工艺中要采取有效的洁净措施，防止沾污.热氧化时采用二步或三步氧化法生长SiO2层.可以用化学气相沉积（CVD）生长SiO2或掺杂氮氧化物以改进栅氧化层质量.

3结论

微电子器件可靠性主要受四方面的影响：热载流子效应、栅氧化层及其击穿效应、金属化及静电放电（ESD）.虽然完全去除以上影响是不可能的，但要尽可能采取适当措施提高器件的可靠性.从目前的研究结果看，可以比较有效地改善微电子器件可靠性的预防措施有：一是采用减小沟通道长度、减薄氧化层厚度以及相应增加掺杂浓度的方法减小热载流子效应对微电子器件可靠性的影响；二是采用界面效应、合金效应、覆盖效应和回流效应等方法，使金属化及电迁移对微电子器件可靠性的影响降到最低；三是建立防静电环境，采用反馈以及动态延时结构检测电路都可以很好地预防ESD对器件的损伤，提高微电子器件的可靠性；四是在栅介质中引入适量的N可以提高器件的抗击穿能力，降低栅氧化层击穿效应发生的概率，使微电子器件的可靠性有所提高.

参考文献：

[1]肖集雄，李庆容，王定虎，等.中美两国ESD失效分析研究现状及比较[J].河北大学学报（自然科学版），2007，27（增刊）：186-189.

[2]王文博，宋李梅，王晓慧，等.N-LDMOS热载流子注入效应的分析和优化[J].电子器件，2007，30（4）：1129-1132.

[3]谢孟贤.微电子器件与IC的可靠性与失效分析[D].成都：电子科技大学，2010.

[4]GAN H，CHOI W J，XU G.Electromigration in solder joints and solder lines[J].JOM，2002，54（6）：34-37.

[5]江清明，何小琦，杨春晖，等.集成电路可靠性电迁移评估技术[J].电子质量，2006（8）：30-32.

[6]徐骏华，向宏莉，令文生.CMOS集成电路的ESD模型和测试方法探讨[J].现代电子技术，2004，27（9）：70-73.

[7]唐保军.新型ESD防护器件与电路的结构设计及特性分析[D].西安：西安电子科技大学，2010.

[8]马仲发，庄奕琪，杜磊，等.栅氧化层介质经时击穿的逾渗模型[J].物理学报，2003，52（8）：2046-2051.

[9]郭伟玲，李志国.半导体器件金属化与接触可靠性的改善[J].微电子学，1996，26（4）：235-239.

第4篇：集成电路的可靠性范文

ic是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构。

集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。

模拟集成电路又称线性电路，用来产生、放大和处理各种模拟信号（指幅度随时间边疆变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等），其输入信号和输出信号成比例关系。而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。例如VCD、DVD重放的音频信号和视频信号）。

（来源：文章屋网 ）

第5篇：集成电路的可靠性范文

关键词： 集成电路老化测试 LabVIEW 单片机 温度测控

一、引言

航空航天、军工、电子、通讯行业等领域对集成电路的工作稳定性要求相当高，生产企业在将集成电路、分列器件投放生产时，必须进行高、低温老化、测试、筛选及可靠性试验，以确保集成电路的可靠性。集成电路生产厂家常常要根据不同要求环境的集成电路进行不同测试。主要针对集成的高低温老化测试而进行设计。所谓老化测试，就是保证被测试的芯片的可靠性，即在一定的时间内进行持续性周期性的测试，使有问题的芯片在这段时间内就失效。

基于以上的因素考虑，既要准确采集集成器件老化程度的温度数据，又要实现数据的保存并且有效地降低测试成本。可借助单片机作为下位机实现现场温度采集，利用LabVIEW作为测控系统，实现对温度的检测与控制，这样的上下位配合，实用性高，灵活度高，成本低且稳定可靠。

二、总体设计方案

为了实现温度检测系统提出的各项具体功能，将整个系统分解为上位机和下位机两个部分：上位机为装有LabVIEW2014软件的PC机，利用LabVIEW开发环境设计上位机的监控界面，上位机部分完成对硬件的驱动、数据显示、处理与存储及人机交互操作界面的生成。通过USB转RS232串行口与STC89C52单片机通信，读取温度传感器DS18B20的温度测量数据，从而实现对温度参数的实时采集。

三、硬件接口电路设计

1.LabView平台与单片机串口通信硬件接口电路设计

在本设计中，作为下位机的单片机负责数据的采集和通信，而上位机以PC机为操作平台，接收数据和保存数据，二者之间的核心在于数据通信。单片机与PC机通信是通过单片机的串口和PC机的串口之间的硬件连接实现的。

由于单片机的TTL逻辑电平与RS-232的电气特性完全不同，RS-232C对电器特性、逻辑电平和各种信号功能都做了规定，在TXD和RXD数据线上：逻辑1为-3V～-15V的电压，逻辑0为3V～15V的电压。由此可见，RS-232C是用正负电压表示逻辑状态，与晶体管-晶体管逻辑集成电路（TTL）以高低电平表示逻辑状态的规定正好相反。因此，在将PC机和单片机通信之前必须进行电平转换，本设计采用MAX232电平转换芯片实现单片机与串行口的电平转换。

上位机操作以PC机上的LabView虚拟仪器系统作为操作平台，实现对单片机的数据通信。因为现在大部分电脑都有USB接口，因此我们采用USB总线作为系统的通信方式。为了实现USB与单片机的串口连接，采用Prolific公司生产的PL2303接口转换器，实现USB信号与RS232信号的转换。

2.下位机硬件电路设计

下位机数据主要由单片机与DS18B20数字温度传感器测得，由单片机组成的小系统对温度信号进行采集，然后通过USB转RS-232串口将数据传送给计算机，在计算机上运行的LabVIEW程序对输入的数据进行分析处理，将结果由计算机显示出来，并且保存测量数据。

四、系统软件设计

1.串口异步通信的数据格式

在串行通信中，常用的两种基本串行通信方式包括同步通信和异步通信。本设计中，主要采用的异步通信方式，在进行程序设计时为了实现正常的通信，必须对端口号进行选择，设置合适的波特率、校验位、数据位及停止位等参数。两台通信机的参数必须一致才能实现通信，否则无法实现数据传输。

2.上位机LabVIEW程序设计

上位机LabVIEW对单片机的串口通信主要是通过VISA实现的，本机安装的是VISA5.3，VISA实质上是一个I/O接口软件库及其规范的总称。

I/O接口软件存在于仪器和仪器驱动程序之间，完成对仪器内部寄存器进行直接存储数据操作，并且为仪器与仪器驱动程序提供信息传递的底层软件。应用LabVIEW里的visa库对串口通信进行设置。本设计串口的设置参数为（波特率9600bps 8 位数据，1位停止，1位起始，无校验），下位机的串口设置与上位机一致。需要注意的是系统从串口读来的数据被自动转换为ASCII字符，要得到数据并显示，还要编写相应的子程序vi。

3.下位机程序设计

程序是整个系统的灵魂，硬件电路只有通过程序的驱动才能正常工作，因此程序对于系统来说非常重要。程序中出现一个小的错误可能使系统无法正常工作。系统软件设计的主要任务是：串口初始化，接收上位机发过来的下位机启动指令，控制单片机从温度传感器采集温度数据，通过读取温度值程序将采集到的温度值送入上位机系统中。系统初始化阶段，令单片机的定时器T1工作于方式2，用于产生串行通信所需的波特率，然后单片机开始等待PC上位机的指令，当单片机得到启动指令时，单片机开始采集温度数据。单片机将采集到的温度数据储存在缓冲区中，然后单片机将采集到的数据分为四个字节，送入上位机进行分析。

五、系统调试

LabVIEW程序的调试与其他计算机语言的编写调试类似，都需要找出语法错误，但LabVIEW的图形化编程方式就相对简单得多，大大提高编程的效率。如果一个VI程序存在语法错误，则在面板工具条上的运行按钮将会变成一个折断的箭头，表示程序不能被执行，这时这个按钮被称作错误列表，点击它，则LabVIEW弹出错误清单窗口，点击其中任何一个列出的错误，选用FIND功能，则出错的对象或端口会变成高亮。

在LabVIEW的工具条上有一个画着灯泡的按钮，这个按钮叫做“高亮执行”按钮。点击这个按钮或使该按钮图标变成高亮形式，再点击运行按钮，VI程序就以较慢的速度运行，没有被执行的部分以灰色显示，执行后的部分以高亮显示，并显示数据流线上的数据值，这样，就可以根据数据的流动状态跟踪程序的执行。

六、结语

本设计是一个基于LabVIEW的温度检测系统，主要实现单片机与PC机的串口通信，能及时地将温度数据传给PC机，并将在上位机界面显示温度曲线，直观地表现温度变化。本设计的三个设计要点有：

1.串口通信的参数设置，以MAX232电平转换芯片实现单片机与串行口的电平转换，采用Prolific公司生产的PL2303接口转换器，实现USB信号与RS232信号的转换，与实现单片机与LabView的串口通信。

2.采用LabView软件的图形化界面设计出测量仪器，以实现上位机的数据传输和处理。

3.硬件方面采用单片机和DS18B20数字温度传感器进行现场温度的处理与传输。

参考文献：

[1]汪敏生，等著.LabVIEW基础教程.北京：电子工业出版社，2002：12-13.

第6篇：集成电路的可靠性范文

[关键词]芯片封装技术技术特点

我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中，作者将为你介绍几个芯片封装形式的特点和优点。

一、DIP双列直插式封装

DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。

DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。

二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装

QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。

QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。

三、PGA插针网格阵列封装

PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。

ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。

四、BGA球栅阵列封装

随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。

BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。

BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。

BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。

五、CSP芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。

CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。

CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。

六、MCM多芯片模块

第7篇：集成电路的可靠性范文

【关键词】驱动电压 转换电路 损耗 驱动不足

1 引言

功率MOSFET的驱动电路是影响整个电路系统可靠性和稳定性的重要因数，在半导体技术高速发展的今天，MOSFET的规格越来越多，不同规格MOSFET的G极动要求也有差异。

1.1 MOSFET的G极驱动电压

MOSFET的G极驱动要求中，有一项技术参数Vgs(th)，阈值电压通常低压MOSFET的Vgs(th)在4V以内，高压MOSFET的Vgs(th)则通常在3-5V之间，驱动电路必需满足Vgs(th)的要求，电路才能可靠稳定的工作。

1.2 MOSFET驱动电压不足的影响

随着集成电路的高速发展，由早期的分立器件演变到模拟集成电路，模拟集成电路的驱动电压通常可以做到10V以上，能满足MOSFET的驱动要求的。随着电路芯片集成度越来越高，各种保护检测都集成到芯片内部，芯片厂商普遍采用MCU单片机的方案来实现，电源电路芯片也都趋向于使用此方案，然而MCU通常的VCC供电电压为5V以内，加上内部的导通压降及驱动电路的损耗，到Vgs的电压可能只有4V左右，如果使用简单的驱动电路，一些MOSFET就会出现驱动不足的现象,由于驱动电压低，MOSFET没有饱和导通，处于放大态，DS电压高，电流大，此时MOSFET的损耗很大，会过热损坏，最终导致电路失效。

2 研究内容

基于以上分析，需要寻求一种外置式的转换电路，将MCU输出的驱动电压由4-5V提高到满足MOSFET Vgs要求。

2.1 驱动电压提高转换电路

利用我们下面介绍的驱动电压提高转换电路（图1），驱动电压由芯片驱动输出电压转换成外置电压，其中外置电压可根据MOSFET的Vgs要求来设定，根据MOSFET的其他参数设定R7、，C2、R9、C1的参数，调整MOSFET驱动上升和下降的斜率，满足MOSFET的驱动要求，增强了电路的可靠性。

2.2 工作原理

图1中V1为MCU驱动输出，一般为高低电平方波，高电平大于2.5V，低电平小于1V；V2为外置电压源，可肯定使用的MOSFET的规格来设定外置电压源电压；Q5为小电流NMOSFET，驱动电压要求小于2.5V；Q3为PNP三极管；Q1为NPN三极管，Q2为要确定的大电流高压功率MOSFET。当V1为高电平时（大于2.5V），Q5导通，通过R7、C2，Q3饱和导通，通过D1，R9、C1，Q1截止，V2电压加到Q2的Vgs端，Q2的驱动电压由V1转换为V2，Q2饱和导通；当V1输出低电平时（小于1V），Q5的Vg没有达到Q5的开通电压，Q5截止，Q3B极为高电平（V2电压）Q3截止，Q1通过R3、R9、C1，Q1饱和导通，Q2的Vgs被拉到零电位，Q2截止。从原理上分析图5电路可以满足低电压转换为较高电压（电压V2大于电压V1）。

2.3 仿真验证

可以用仿真软件来验证下上面所介绍的转换电路，仿真驱动电压由5V转换到12V的电路（图2），V1输出驱动电压5V，V2输出电压12V，仿真器件参数如图2所示。

再看下仿真的驱动波形（图3），此电路很好的实现了驱动电压提高的转换，驱动电压由5V提高到12V, 驱动上升与下降的斜率在可接受的范围。

再来看下MOSFET的DS电压和电流的仿真波形（图4），从图中可知在驱动电压为高时，MOSFET饱和导通，DS电压为零，没有出现驱动不足的现象。

3 结论

通过简单而且成本低廉的方式实现电平的转换，增加电路的可靠性和稳定性，对目前主流的MCU控制方案的广泛应用起到一定的促进作用。

参考文献

[1]张占松,蔡宣三.开关电源的原理与设计[M].北京：电子工业出版社,1998.

[2]梁竹关，赵东风. MOS管集成电路设计[M].北京：科学出版社,2011.

[3]包伟,蔡宣三.用PSPICE仿真研究PWM开关电源,电工电能新技术[J].电工电能新技术,1995(2):25-29.

第8篇：集成电路的可靠性范文

关键词：数显表 数字信号处理 高速测角

中图分类号：TH 文献标识码：A 文章编号：1007-9416(2012)01-0059-02

圆感应同步器和数显表是经纬仪测角的核心部件，提供经纬仪指向的方位和俯仰角度值。目前国内一般数显表静态精度很高，但是动态精度较低，无法满足快速目标的测量要求，因此需设计一种新型高速数显表。这种新型数显表用于高速、高精度动态检测角度位移，它采用定尺激磁鉴相方式，以圆感应同步器为传感元件，以大规模集成电路为核心，具有体积小、速度快、精度高、抗干扰能力强、工作稳定可靠等优点。

1、数显表工作原理

数显表采用定尺激磁鉴相方式，原理如图1所示。

定尺激磁有以下优点：

(1)激磁信号经功率放大后直接送到定尺，没有中间环节，因此激磁功率较大，便于信号处理；

(2)采用定尺激磁，可以使滑尺处在均匀磁场中，感应信号与位置的函数关系更接近于正弦函数，失真度小，有利于提高细分精度；

(3)由于滑尺小，易屏蔽，可提高抗干扰能力；

(4)微弱的感应信号从滑尺感应出来，阻抗小，易匹配。

2、系统电路分析

我们采用大规模集成电路AD2S80（RDC）作为数字信号处理芯片。它是跟踪式单片集成电路，是ANALOG DEVICES公司新一代RDC。它可用于旋转变压器、感应同步器的数字转换，由于它将感应同步器的信号转换为自然二进制数是采用一种比率式跟踪方式，输出数字角度只与输入的正弦和余弦信号的比值有关，而与它的绝对值无关，因此具有较高的噪声抑制能力，减少由于从感应同步器经远距离传输带来的误差。

同时使用EPROM译码，LED数码显示出角位移量。系统采用总体开环，数字信号处理单元由AD2S80及器件构成，它完成正余弦函数变化的角度信号。AD2S80的分辨率和动态性能可任意选择，可供选择的分辨率为10、12、14、16bit，可通过SC1和SC2的输入逻辑电平来选择。我们根据技术要求选择12bit，它的转换器跟踪速度上限取决于集成电路内压控振荡器输出频率的最高上限，对于AD2S80它的最高上限频率为:

跟踪速度上限可由下式计算：

跟踪速度上限=（）(理论值)

式中：（是输出分辨率），对于12位，。

根据以往工作经验，数显表实际跟踪速度范围为：0～180°/S，可以满足跟踪速度指标要求。

数显表电路原理如图2所示，主要由以下部分组成：

2.1 振荡电路

对振荡电路我们采用了一个场效应管来控制电路增益的振荡电路，它波形失真小，电路中差分对管够成的检波放大电路给压控电阻提供与振幅有关的控制电压，以实现自动稳幅功能，输出振幅的稳定性可达到0.1%，输出振幅的调节率为100:1，温度系统1mV/℃。

2.2 电压跟随器及功率驱动电路

由于圆感应同步器转子的电阻很小，大约只有几欧姆左右，所以要求电路具有较强的电流驱动能力，而电压不能过高的功放电路。因此我们采用美国NS公司推出的LM2030集成芯片，该芯片失真小，输出功率大，工作稳定可靠，内部保护完善，电路元件少。电阻和电容采用金属膜电阻和CBB电容。在LM2030集成芯片上加有足够的散热片。否则温度升高使LM2030芯片过热保护电路工作，从而使LM2030芯片关断。为保证前级振荡电路的稳定工作，而不使输出脉冲的相位和波形失真，电路的设计采用了电路跟随器与功放电路进行隔离，以提高工作的稳定性和可靠性。

2.3 前置放大电路

由于感应同步器幅相相交换输出为毫伏级，因此产生的感应信号必须通过前置放大千倍左右，才能进行幅相测量，并通过电缆送入A/D转换电路中。放大会导致误差，因此要求放大器的放大倍数要稳定，波形失真要小，同时相移也要稳定，放大器应尽量对称。由于前置放大器输入信号小，放大倍数比较高，所以必须放在屏蔽盒内，屏蔽盒装在经纬仪内，并有良好的接地。放大器采用同相输入方式，因为感应同步器输出为电压信号，同相输入放大输入阻抗高，有利于信号放大。同时采用变压耦合器升压后送入运放，变压耦合器的优点是：易于实现阻抗匹配，没有温漂现象，并且有选频作用。

2.4 相位补偿电路

感应信号通过反相放大后，为发调整由于整个电路带来的附加相移，在放大器后加一级相位补偿电路，进行相位补偿。该电路利用运算放大器的差动输入在处产生90°相移，如果输入频率在0～∞范围内变化，相位便会在180°～0°之间变化，若以90°相移的频率为中心，频率偏离时其相角为：

为了获得任意相角，选择适当电容量，并使

2.5 计数、译码、显示电路

用DIR作为加减计数控制，对上面的RIPPLEC LOCK进行计数，就可以完成二倍节距的计数，信号处理电路和计数电路输出的结果为二进制形式，将二进制数显示为度、分、秒的形式。若采用逻辑电路进行译码，则电路较为复杂，我们采用了EPROM译码方式，每片有8位数据，可产生24位BCD码，输出的数字量通过数码驱动电路驱动LED显示，共显示7位数据。根据电路的特点，用2片EPROM（2764）就可完成分、秒的译码，度的译码是采用VHDL硬件描述语言进行集成MAX（EPM7128SLC84）芯片编程。加减计数和译码程序略。

2.6 A/D转换集成电路

A/D转换集成电路芯片AD2S80是美国AD的模拟信号转换成数字信号，通过三态输出选择并行的二进制码，能够较好地满足圆感应同步器数显表对角位移检测精度的要求。

3、结语

(1)跟踪速度快。系统采用总体开环，数字信号处理单元由AD2S80及器件构成，它完成正余弦函数变化的角度信号。跟踪速度上限可达268（）。

(2)抗干扰能力强。在数字转换器（RDC）内部采用闭环伺服跟踪，输出数字角与输入的正弦余弦信号的比值有关，而与它的绝对值大小无关。因此具有较高的噪声抑制能力，以减少远距离长线传输带来的误差。

我们对数显表作了新的设计，采用大规模单片集成电路 AD2S80芯片，简化了电路，提高了可靠性，达到了设计要求。

参考文献

[1]端木时夏,刘纪苟.感应同步器及其数显技术[J].上海:同济大学出版社,1990．

[2]张力,罗朝祥.新型圆感应同步器微机数显表的研究[J].机电一体化,2002．

第9篇：集成电路的可靠性范文

关键词：集成电路，移相电路元件参数发生变化，扭环形计数器，专用可控硅移相KJ004集成电路，单一移电路，快速同步压控振荡器

 

1.关于新型专用移相器件和触发器件的研发

即使目前有些科研单位及厂家研制出专用移相集成电路，使得三相桥式触发电路更简单，可靠性高大为提高。

如20多年前，西安交通大学自动化教研室曾经使用过的KJ系列专用触发集成电路是陕西航空部一间分公司在出品的，由KJ系列专用触发移相集成电路和六路双脉冲形成电路组成的三相桥式触发电路，使原来由普通公立元件组成的六块触发电路板比较来说已显得简单很多了，这种电路在脉冲输出端加功率扩展可以触发较大功率的可控硅。

这种由KJ004及KJ041组成的触发电路仍需要三块KJ004移相集成电路和三套电压过零采样变压器及其相关电路组成，这样必需存在三套电压过零采样变压器及其相关电路和三套移相电路。移相电路均由RC元件组成，每个移相电路由一个电阻和一个电容器组成RC时间常数电路，存在三个移相电路，即起码有六个RC元件及三块KJ004移相集成块，这样难免由六个RC元件参数变化及多块集成电路参数不一致性而引起三个移相电路存在不同的相位的差异，也同样会造成三相电压波头不平；采用三套电压过零采样变压器及其相关电路组成，其中一套电压过零采样变压器及其相关电路出故障，造成更大的输出电压波头不平，出现上面已讲过的故障原因。

2.国内企业应用经验

在20年前，己有行家想到这一问题，为了避免采用三套电压过零采样变压器及其相关电路和三套移相电路，曾经使用KC05组成的单一套电压过零采样变压器及其相关电路和单一移相电路。

例如以A相作为电压过零采样基准，KC05便得到+A、－A两脉冲，采用以A相作为同步电压作基准，通过延时电路得到其他两相的脉冲，根据相序关系，－C滞后+A 60度，+B滞后+A 120度，+C滞后－A 60度，－B滞后－A120度，则60度相当于3.33ms，而120度相当于6.67ms，通过延时3.33ms及6.67ms得到B相和C相的脉冲，作为移相触发电路，可见此办法可行，但是要存在四套延时电路，这四套延时电路偏偏与B相和C相的移相有关，由于延时元件参数存在物理的差异及使用时间长了所产生的变值，也同样会造成三相电压波头不平，又可见没有真正解决存在问题。

3.本文采用单电压过零采样及单个移相电路的构思与实现

本文主要介绍如何实现及克服前面所述各种电路结构存在的问题，这里一举改变传统的做法，将前面陈述过的使用三组移相电路组成的三相桥式SCR触发电路的传统模式去掉，试图只采用A相作为单电压过零采样作基准、一块专用的可控硅移相KJ004集成电路、一块KJ041六路双脉冲电路及模拟集成电路和数字集成电路组成的三相桥式的一种新型的可控硅触发电路。

3.1电路组成见图1。

图1

电路结构将由一块而不再是三块KJ004移相集成电路和一块KJ041六路双脉冲集成电路及四块数字逻辑电路的CD4013双D触发器、二块CD4023三输入三与非门逻辑电路、一块带缓冲器的六反相CD4069集成电路、一块CD4070二输四异或门电路、一块双运放LM741线性集成电路、一块CD4029可预置十进制/十六进制可逆计算器和由九个线性电阻所组成的D/A转换电路由一块CD4029可预置十进制/十六进制可逆计算器和线性电阻所组成的D/A转换电路及一块VCO压控振荡等组成新的三相桥式SCR触发电路，这种电路几乎全数字化。各集成电路的详细的工作原理在这里不作介绍。

3.2这种电路的特点及优点

（1）本电路特点是只用单个电压过零采样变压器及其相关元件，并以A相电压过零采样作为基准，B相和C相脉冲通过逻辑电路分配而获得，在电路原理说明中再表述。避免了传统的采用三个电压过零采样变压器及其相关元件所组成的电压过零采样电路，传统的采用三个电压过零采样变压器及其相关元件中一个电压过零采样变压器及其相关元件的参数差异和变化所造成输出电压波头不平的缺点。

（2）本电路又一特点是用一块专用的可控硅移相KJ004集成电路，与由三块KJ004组成的移相电路相比，电路显待简单得多及可靠得多，并解决了传统、典型的三相桥式触发电路由六个RC元件参数变化及多块集成电路参数不一致性而引起三个移相电路存在不同的相位的差异所造成三相电压波头不平；移相电路只采用一块而不再是三块移相集成电路，故影响相位变化的元件只有两个RC元件及只有一块移相集成的变化，当它们发生参数变时，则三相电压波头都同时变化，不会出现波头不平的现象。

（3）用数字集成电路、模拟集成电路等组成A相、B相和C相的可控硅元件的触发脉冲，A相、B相、C相脉冲通过逻辑电路分配而获得，也是这一电路特点之一，其原理在电路原理说明中再表述。

（4）本电路再一特点是用一块KJ041六路双脉冲电路，这种电路做在一块电路板上，由于使用的是集成电路，分立元件少，外接线口十分少，故事故发生率也少，特别与分立元件所组成的触发电路比较来说，电路显得更简单可靠。

由于这里使用的集成电路都是采用插座式连接，更换集成电路很方便，如果集成电路发生故障更换很容易（比较分立元件来说），如果分立元件发生故障，只要将IC全部拔出，那么电路板所集成的分立元件很少，很容易查找问题，一般的电气技工也很容易处理故障等。论文大全。

（5）做多几块整体电路，当故障出现时，整块更换，能使故障停台时间为零。

3.3这种新型的可控硅触发电路的组成及工作原理

（1）只用单个电压过零采样变压器与移相集成电路KJ004内部部分电路组成电压过零采样电路，并以A相作为电压过零采样基准。

（2）同步电路与普通的触发电路相同。

（3）移相电路由专用移相集成电路KJ004组成，KJ004是国内生产的，移相相位起点取决于移相输入电压，实际上是一个压控移相电路。脉冲输出由输出端输出正、负两路方波：输出口OUT1及OUT2，即得到+A、－A两脉冲，但+A、－A两脉冲并不直接控制+A、－A两个可控硅，而是只将+A取出作为KJ041六路双脉冲电路的基准时钟，送到紧接连的内同步电路。

（4）这里设置了一个内同步电路，电路组成见2，其原理简介如下。

图2

该电路的主要作用是使高稳定度的压控振荡器的振荡频率通过扭环形计数器后取出六分之一即A1的作频率及相位反馈，并与外部基准频率Fref作精确地同步。

压控振荡器的振荡频率CP=3*A1=3x100=300Hz/s，A1=Fref。

电路由可预置可逆计数器CD4029、双D触发器CD4013、四异或门CD4070和运算放大器LM741等组成为快速同步压控振荡器。其中IC1：CD4013将外部基准频率Fref进行4分频，产生相位差为90度的二个信号分别送入IC3：CD4070的门1和门2，IC2：CD4013也将压控振荡器输出的频率Fout进行4分频后送入IC3：CD4070的门1和门2，门1和门2两个输出端输出信号之间的相位关系取决于压控振荡器的频率高于还是低于外部基准频率Fref，而频率取决于压控振荡器的频率与基准频率之差。

IC4、IC5：LM741组成施密特触发器为IC6：CD4029提供时钟CP及控制信号V/D。如果压控振荡器的频率低于外部基准频率，则IC4输出高电平“1” 状态，IC6按照与频率差成正比的速率进行加计数，虫IC6和2R-R梯形电阻网络组成的数/模转换器把增加的电压供给压控振荡器，从而提高振荡器的频率。如果压控振荡器的频率高于外部基准频率时其作用恰好相反。论文大全。

该D/A转换电路将由九个电阻及CD4029可预置十进制/十六进制可逆计算器四位输出端组成，由电阻组成的D/A转换电路价格较便宜，即简单的数模转换。该电路可用DAC0808，8位数/模电路代替。进行D/A转换后控制压控振荡器（VCO），由VCO发出脉冲，送给扭环形计数器构成的顺序脉冲发生器。论文大全。压控振荡器（VCO）的振荡频率fout=3fin=3x100=300Hz/s。

（5）扭环形计数器构成的顺序脉冲发生器。

由3个D触发器（实际上由两块二D触发器的CD4013集成电路）和两块三入三与非门的CD4023集成电路及一块带缓冲器的六反相器CD4049集成电路所组成；采用扭环形计数器构成的顺序脉冲发生器是不存在数字脉冲竟争冒险现象。

电路采用了上升沿触发，触发信号是由VCO发出的脉冲串作扭环形计数器的时钟，由于交流电每一个周期采样有两次过零，50个周期共有100次过零采样脉冲，即fin=100Hz/s，所以fout=3fin，fin是已经实施了相位移动的+A相的触发脉冲，并以此作为内快速同步器的基准时钟。

使得VCO每两次同步后就发出六个时钟信号去控制扭环形计数器，使扭环形计数器所发出的六路脉冲间隔相等而发生时间不同的脉冲信号，再送到KJ041C 实行双脉冲发生，以触发六个可控硅。

该电路每次发出六个脉冲信号，且每次从A1取出一个脉冲送回内同步电路作比较，所以该电路的脉冲次数每次都相等并以后保证相位同步。

整个电路还未画出是六个脉冲信号与六个可控硅的直流电路隔离部份，直流电路隔离可用光电方式隔离或用脉冲变压器方式电感隔离，该电路还可以扩展使用。

4.结论

1）此电路是基于各种技术知识综合而设计而成的。如模拟电子技术、数字电路技术、可控硅技术、集成电路开发应用等知识所组成。本电路是否完善，请专家们批评指出。本人利用业余时间及用自己出资购买的元件对本电路做了实验。

2)可控硅触发电路还有电路组成更简单的，就是采用单片微机即单片机IC组成。采用单片微机组成的可控硅触发电路可谓简单可靠而且成本低廉，但必须遍写控制程序，其程序也十分简单，但必须依赖计算机程序员，一般技工无法完成，这是使用单片机的缺点。

3)不采用专用移相IC及双脉冲IC，用普通数字IC及运算放大器和定时器等也可以组成与用专用移相IC及双脉冲IC组成的可控硅触发电路有相同的效果。

【参考资料】

[1] 阎石主编.数字电子技术基础第五版,清化大学电子教研室编,2006.

[2] 童诗白主编.模拟电子技术基础第二版.清华大学教研组编,2006.

[3] 童诗白，徐振英编.现代电子学及应用.高等教育出版社，1994.

[4] 龙忠琪,贾立新.数字集成电路教程.科学出版社，2003.