高性能集成电路的概念精选(九篇)

前言：一篇好文章的诞生，需要你不断地搜集资料、整理思路，本站小编为你收集了丰富的高性能集成电路的概念主题范文，仅供参考，欢迎阅读并收藏。

第1篇：高性能集成电路的概念范文

关键词：AXIe ；PCIe；同步数据传输；高速图形传输

DOI： 10.3969/j.issn.1005-5517.2013.10.005

E-Beam（电子束）微影技术（Lithography）是下一世代无光罩（maskless）半导体制程。通过无光罩微影技术可使微影制程突破目前20奈米或更小制程的限制。E-Beam 微影系统需要使用极高带宽的数据传输系统，将大量集成电路图案数据，从数据服务器先通过数据传输系统解压缩后，再通过数千条光纤并行传输至 E-Beam 机台，且通道对通道间的时钟偏移（skew）不得大于 2ns。基于高通道高密度及高数据传输带宽的需求，凌华科技采用AXIe平台架构来建置E-Beam 数据传输系统。

E-Beam 无光罩式微影技术可突破传统光罩式微影技术的限制。概念上就像一台超高速的打印机。不同于打印机喷出墨水，E-Beam机台的电子枪投射出数千组平行电子束，打印至覆盖有光阻剂的晶圆表面，超过8，000组电子束会通过 MEMS 数组来控制个别电子束的开关，而每个电子束开关的控制命令，则是通过个别的高速光纤输出通道来做控制，因此会需要超过8，000个光纤输出通道。为避免控制命令不同步造成电路图案失真及错误，系统整体需求为所有光纤通道间数据的时钟偏移不能超过 2ns。

可符合经济效益的产出标准为每小时 10片以上，换句话说每6分钟要完成一片晶圆。每一个集成电路光罩档案的数据量可高达 2.5TB，所以另一个挑战是如何实时的将大量数据通过图形传输系统，再通过8，000组以上光纤通道平行输出到E-Beam机台。此数据经系统处理后，可用于控制E-Beam 系统上的电子束控制数组。为满足这些需求，凌华科技采用基于AXIe系统的FPGA架构解决方案进行数据处理及储存。

AXIe的优点

E-Beam 系统的硬件设计可确保通道间的时钟偏移最大不超过 2ns。自外部同步信号产生器开始，低偏移扇形输出缓冲器（fan-out bufer）即用于外部同步信号产生器之中，做为将工作频率及同步信号分配到各机箱切换模块的用途。另外，切换模块除提供PCIe总线自动切换功能外，也负责切换 STRIG、SYNC及相关频率信号，将这些同步信号分配到各插槽上的数据传输模块。在数据传输模块方面，除特别注意各频率及数据信号在PCB上布线都须使用相等路径长度外，在电路输出部分也都采用低偏移缓冲器。最后处理过的数据会由Avago 平行光纤发射器 （AFB-810BHZ-TX） 输出。综合考虑 FPGA 内部绕线及制程、光纤、连接器及 PCB 路径等因素后，计算所得的总体通道间时钟偏移可小于 1ns 以下。

除了跨 10 个机箱下严格的通道间歪斜的要求之外，系统还要求能够实时传输大量数据到光纤输出通道。各图形传输模块配备四组高性能的FPGA；一颗负责PCIe驱动接口，另外三颗各负责 24 个光纤通道的驱动接口，即单一数据传输模块可提供 72个光纤输出通道。

集成电路图案数据先自 RAID 磁盘阵列读出后加载主板刀锋服务器的内存，再经由PCIe 总线做直接内存存取（DMA， direct memory access）传输到个别的数据传输模块。数据传输模块上的 PCIe FPGA 接收 DMA 数据并存入模块上的闪存，然后再传输到各图形传输 FPGA 对应的 DDR3 内存储存。图形传输 FPGA 内建有客户自定的解压缩算法，解压缩后的数据会通过光学发射器做同步数据输出。示意图请参见图 5。

其中DDR3 内存切割为两个区块，以便实现「乒乓（ping-pong）技术，也就是可让大量数据同时间进出内存以优化读/写带宽。各光纤输出通道的图形档案大小可达 300MB，换句话说，一个插满12张数据传输模块的机箱总共会需约260GB的档案大小。

第2篇：高性能集成电路的概念范文

预计在未来10到20年，微电子器件抗辐射加固的重点发展技术是：抗辐射加固新技术和新方法研究；新材料和先进器件结构辐射效应；多器件相互作用模型和模拟研究；理解和研究复杂3－D结构、系统封装的抗辐射加固；开发能够降低测试要求的先进模拟技术；开发应用加固设计的各种技术。本文分析研究了微电子器件抗辐射加固设计技术和工艺制造技术的发展态势。

2辐射效应和损伤机理研究

微电子器件中的数字和模拟集成电路的辐射效应一般分为总剂量效应（TID）、单粒子效应（SEE）和剂量率（DoesRate）效应。总剂量效应源于由γ光子、质子和中子照射所引发的氧化层电荷陷阱或位移破坏，包括漏电流增加、MOSFET阈值漂移，以及双极晶体管的增益衰减。SEE是由辐射环境中的高能粒子（质子、中子、α粒子和其他重离子）轰击微电子电路的敏感区引发的。在p－n结两端产生电荷的单粒子效应，可引发软误差、电路闭锁或元件烧毁。SEE中的单粒子翻转（SEU）会导致电路节点的逻辑状态发生翻转。剂量率效应是由甚高速率的γ或X射线，在极短时间内作用于电路，并在整个电路内产生光电流引发的，可导致闭锁、烧毁和轨电压坍塌等破坏［1］。辐射效应和损伤机理研究是抗辐射加固技术的基础，航空航天应用的SiGe，InP，集成光电子等高速高性能新型器件的辐射效应和损伤机理是研究重点。研究新型器件的辐射效应和损伤机理的重要作用是：1）对新的微电子技术和光电子技术进行分析评价，推动其应用到航空航天等任务中；2）研究辐射环境应用技术的指导方法学；3）研究抗辐射保证问题，以增加系统可靠性，减少成本，简化供应渠道。研究的目的是保证带宽／速度不断提升的微电子和光（如光纤数据链接）电子电路在辐射环境中可靠地工作。图1所示为辐射效应和损伤机理的重点研究对象。研究领域可分为：1）新微电子器件辐射效应和损伤机理；2）先进微电子技术辐射评估；3）航空航天抗辐射保障；4）光电子器件的辐射效应和损伤机理；5）辐射测试、放射量测定及相关问题；6）飞行工程和异常数据分析；7）提供及时的前期工程支持；8）航空辐射效应评估；9）辐射数据维护和传送。

3抗辐射加固设计技术

3．1抗辐射加固系统设计方法

开展抗辐射加固设计需要一个完整的设计和验证体系，包括技术支持开发、建立空间环境模型及环境监视系统、具备系统设计概念和在轨实验的数据库等。图2所示为空间抗辐射加固设计的验证体系。本文讨论的设计技术范围主要是关于系统、结构、电路、器件级的设计技术。可以通过图2所示设计体系进行抗辐射加固设计：1）采用多级别冗余的方法减轻辐射破坏，这些级别分为元件级、板级、系统级和飞行器级。2）采用冗余或加倍结构元件（如三模块冗余）的逻辑电路设计方法，即投票电路根据最少两位的投票确定输出逻辑。3）采用电路设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等电路技术，以及掺杂阱和隔离槽芯片布局设计；4）加入误差检测和校正电路，或者自修复和自重构功能；5）器件间距和去耦。这些加固设计器件可以采用专用工艺，也可采用标准工艺制造。

3．2加固模拟／混合信号IP技术

最近的发展趋势表明，为了提高卫星的智能水平和降低成本，推动了模拟和混合信号IP需求不断增加［2］。抗辐射加固模拟IP的数量也不断增加。其混合信号IP也是相似的，在高、低压中均有应用，只是需在不同的代工厂加工。比利时IMEC，ICsense等公司在设计抗辐射加固方案中提供了大量的模拟IP内容。模拟IP包括抗辐射加固的PLL和A／D转换器模块，正逐步向软件控制型混合信号SoCASIC方向发展。该抗辐射加固库基于XFab公司180nm工艺，与台积电180nm设计加固IP库参数相当。TID加固水平可以达到1kGy，并且对单粒子闭锁和漏电流增加都可以进行有效加固。

3．3SiGe加固设计技术

SiGeHBT晶体管在空间应用并作模拟器件时，对总剂量辐射效应具有较为充分和固有的鲁棒性，具备大部分空间应用（如卫星）所要求的总剂量和位移效应的耐受能力［3］。目前，SiGeBiCMOS设计加固的热点主要集中在数字逻辑电路上。SEE／SEU会对SiGeHBT数字逻辑电路造成较大破坏。因此，这方面的抗加设计技术发展较快。对先进SiGeBiCMOS工艺的逻辑电路进行SEE／SEU加固时，在器件级，可采用特殊的C－B－ESiGeHBT器件、反模级联结构器件、适当的版图结构设计等来进行SEE／SEU加固。在电路级，可使用双交替、栅反馈和三模冗余等方法进行加固设计。三模冗余法除了在电路级上应用外，还可作为一种系统级加固方法使用。各种抗辐射设计获得的加固效果各不相同。例如，移相器使用器件级和电路级并用的加固设计方案，经过LET值为75MeV•cm2／mg的重粒子试验和标准位误差试验后，结果显示，该移相器整体抗SEU能力得到有效提高，对SEU具有明显的免疫力。

4抗辐射加固工艺技术

目前，加固专用工艺线仍然是战略级加固的强有力工具，将来会越来越多地与加固设计结合使用。因为抗辐射加固工艺技术具有非常高的专业化属性和高复杂性，因此只有少数几个厂家能够掌握该项技术。例如，单粒子加固的SOI工艺和SOS工艺，总剂量加固的小几何尺寸CMOS工艺，IBM的45nmSOI工艺，Honeywe1l的50nm工艺，以及BAE外延CMOS工艺等。主要的抗辐射加固产品供应商之一Atmel于2006年左右达到0．18μm技术节点，上一期的工艺节点为3μm。Atmel的RTCMOS，RTPCMOS，RHCMOS抗辐射加固专用工艺不需改变设计和版图，只用工艺加固即可制造出满足抗辐射要求的军用集成电路。0．18μm是Atmel当前主要的抗辐射加固工艺，目前正在开发0．15μm技术，下一步将发展90nm和65nm工艺。Atmel采用0．18μm专用工艺制造的IC有加固ASIC、加固通信IC、加固FPGA、加固存储器、加固处理器等，如图3所示。

5重点发展技术态势

5．1美国的抗辐射加固技术

5．1．1加固设计重点技术

美国商务部2009年国防工业评估报告《美国集成电路设计和制造能力》，详细地研究了美国抗辐射加固设计和制造能力［4］。拥有抗辐射加固制造能力的美国厂商同时拥有抗单粒子效应、辐射容错、抗辐射加固和中子加固的设计能力。其中，拥有抗单粒子效应能力的18家、辐射容错14家、辐射加固10家，中子加固9家。IDM公司是抗辐射加固设计的主力军，2006年就已达到从10μm到65nm的15个技术节点的产品设计能力。15家公司具备10μm～1μm的设计能力，22家公司具备1μm～250nm的设计能力，24家公司具备250nm～65nm设计能力，7家公司的技术节点在65nm以下，如图5所示。纯设计公司的抗辐射加固设计能力较弱。美国IDM在设计抗辐射产品时所用的材料包括体硅、SOI，SiGe等Si标准材料，和蓝宝石上硅、SiC，GaN，GaAs，InP，锑化物、非结晶硅等非标准材料两大类。标准材料中使用体硅的有23家，使用SOI的有13家，使用SiGe的有10家。使用非标准材料的公司数量在明显下降。非标材料中，GaN是热点，有7家公司（4个小规模公司和3个中等规模公司）在开发。SiC则最弱，只有两家中小公司在研发。没有大制造公司从事非标材料的开发。

5．1．2重点工艺和制造能力

美国有51家公司从事辐射容错、辐射加固、中子加固、单粒子瞬态加固IC产品研制。其中抗单粒子效应16家，辐射容错15家，抗辐射加固12家，中子加固8家。制造公司加固IC工艺节点从10μm到32nm。使用的材料有标准Si材料和非标准两大类。前一类有体硅、SOI和SiGe，非标准材料则包括蓝宝石上硅，SiC，GaN，GaAs，InP，锑化物和非晶硅（amorphous）。晶圆的尺寸有50，100，150，200，300mm这几类。抗辐射加固产品制造可分为专用集成电路（ASIC）、栅阵列、存储器和其他产品。ASIC制造能力最为强大，定制ASIC的厂商达到21家，标准ASIC达到13家，结构化ASIC有12家。栅阵列有：现场可编程阵列（FPGA）、掩膜现场可编程阵列（MPGA）、一次性现场可编程阵列（EPGA），共19家。RF／模拟／混合信号IC制造商达到18家，制造处理器／协处理器有11家。5．1．3RF和混合信号SiGeBiCMOS据美国航空航天局（NASA），SiGe技术发展的下一目标是深空极端环境应用的技术和产品，例如月球表面应用。这主要包括抗多种辐射和辐射免疫能力。例如，器件在＋120℃～－180℃温度范围内正常工作的能力。具有更多的SiGe模拟／混合信号产品，微波／毫米波混合信号集成电路。系统能够取消各种屏蔽和专用电缆，以减小重量和体积。德国IHP公司为空间应用提供高性能的250nmSiGeBiCMOS工艺SGB25RH［5］，其工作频率达到20GHz。包括专用抗辐射加固库辐射试验、ASIC开发和可用IP。采用SGB13RH加固的130nmSiGeBiCMOS工艺可达到250GHz／300GHz的ft／fmax。采用该技术，可实现SiGeBiCMOS抗辐射加固库。

5．2混合信号的抗辐射加固设计技术

如果半导体发展趋势不发生变化，则当IC特征尺寸向90nm及更小尺寸发展时，混合信号加固设计技术的重要性就会增加［6］。设计加固可以使用商用工艺，与特征尺寸落后于商用工艺的专用工艺相比，能够在更小的芯片面积上提高IC速度和优化IC性能。此外，设计加固能够帮助设计者扩大减小单粒子效应的可选技术范围。在20～30年长的时期内，加固设计方法学的未来并不十分清晰。最终数字元件将缩小到分子或原子的尺度。单个的质子、中子或粒子碰撞导致的后果可能不是退化，而是整个晶体管或子电路毁坏。除了引入新的屏蔽和／或封装技术，一些复杂数字电路还需要具备一些动态的自修复和自重构功能。此外，提高产量和防止工作失效的力量或许会推动商用制造商在解决这些问题方面起到引领的作用。当前，没有迹象表明模拟和RF电路会最终使用与数字电路相同的元件和工艺。因此，加固混合信号电路设计者需要在模拟和数字两个完全不同的方向开展工作，即需要同时使用两种基本不同的IC技术，并应用两种基本不同的加固设计方法。

6结束语

第3篇：高性能集成电路的概念范文

所谓EDA技术是在电子CAD技术基础上发展起来的计算机软件系统。它是以计算机为工作平台，以硬件描述语言为系统逻辑描述的主要表达方式，以EDA工具软件为开发环境，以大规模可编程逻辑器件PLD(ProgrammableLogicDevice)为设计载体，以专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)、单片电子系统SOC(SystemOnaChip)芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程[J]。在此过程中，设计者只需利用硬件描述语言HDL(HardwareDescriptionlanguage)，在EDA工具软件中完成对系统硬件功能的描述，EDA工具便会自动完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至特定目标芯片的适配编译、逻辑映射和编程下载等工作，最终形成集成电子系统或专用集成芯片。尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。

现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力。EDA技术研究的对象是电子设计的全过程，有系统级、电路级和物理级各个层次的设计。EDA技术研究的范畴相当广泛，从ASIC开发与应用角度看，包含以下子模块：设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模块和布局布线子模块等。EDA主要采用并行工程和“自顶向下”的设计方法，然后从系统设计入手，在顶层进行功能方框图的划分和结构设计，在方框图一级进行仿真、纠错，并用VHDL等硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。

二、EDA技术的发展

EDA技术的发展至今经历了三个阶段：电子线路的CAD是EDA发展的初级阶段，是高级EDA系统的重要组成部分。它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图。它可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。

EDA技术中级阶段已具备了设计自动化的功能。其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。

高级EDA阶段，又称为ESDA(电子系统设计自动化)系统。过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom-UP)的程式，设计者先对系统结构分块，直接进行电路级的设计。EDA技术高级阶段采用一种新的设计概念：自顶而下(TOP-Down)的设计程式和并行工程(ConcurrentEngineering)的设计方法，设计者的精力主要集中在所设计电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。此阶段EDA技术的主要特征是支持高级语言对系统进行描述。可进行系统级的仿真和综合。

三、基于EDA技术的电子系统设计方法

1.电子系统电路级设计

首先确定设计方案，同时要选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。接着进行第一次仿真，包括数字电路的逻辑模拟、故障分析、模拟电路的交直流分析和瞬态分析。系统在进行仿真时，必须要有元件模型库的支持，计算机上模拟的输入输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。仿真通过后，根据原理图产生的电气连接网络表进行PCB板的自动布局布线。在制作PCB板之前还可以进行后分析，包括热分析、噪声及窜扰分析、电磁兼容分析和可靠性分析等，并且可以将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真，这一次仿真主要是检验PCB板在实际工作环境中的可行性。

可见，电路级的EDA技术使电子工程师在实际的电子系统产生之前，就可以全面了解系统的功能特性和物理特性，从而将开发过程中出现的缺陷消灭在设计阶段，不仅缩短了开发时间，也降低了开发成本。2.系统级设计

系统级设计是一种“概念驱动式”设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述。由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性概念构思与方案上，一旦这些概念构思以高层次描述的形式输入计算机后，EDA系统就能以规则驱动的方式自动完成整个设计。

系统级设计的步骤如下：

第一步：按照“自顶向下”的设计方法进行系统划分。

第二步：输入VHDL代码，这是系统级设计中最为普遍的输入方式。此外，还可以采用图形输入方式(框图、状态图等)，这种输入方式具有直观、容易理解的优点。

第三步：将以上的设计输入编译成标准的VHDL文件。对于大型设计，还要进行代码级的功能仿真，主要是检验系统功能设计的正确性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。

第四步：利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网表文件，这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对ASIC芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，较为粗略。一般设计，这一仿真步骤也可略去。

第五步：利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化和布局布线。

第六步：将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由ASIC形式实现。

四、前景展望

21世纪将是EDA技术的高速发展时期，EDA技术是现代电子设计技术的发展方向，并着眼于数字逻辑向模拟电路和数模混合电路的方向发展。EDA将会超越电子设计的范畴进入其他领域随着集成电路技术的高速发展，数字系统正朝着更高集成度、超小型化、高性能、高可靠性和低功耗的系统级芯片(SoC，SystemonChip)方向发展，借助于硬件描述语言的国际标准VHDL和强大的EDA工具，可减少设计风险并缩短周期，随着VHDL语言使用范围的日益扩大，必将给硬件设计领域带来巨大的变革。

［摘要］本文从EDA技术的定义及构成出发，系统介绍了EDA技术的发展概况，以及基于EDA技术的电子系统设计的方法和步骤，快速实现系统数字集成，具有深刻的理论意义和实际应用价值。

［关键词］EDA技术电子系统仿真

二十世纪后半期，随着集成电路和计算机的不断发展，电子技术面临着严峻的挑战。由于电子技术发展周期不断缩短，专用集成电路(ASIC)的设计面临着难度不断提高与设计周期不断缩短的矛盾。为了解决这个问题，要求我们必须采用新的设计方法和使用高层次的设计工具。在此情况下，EDA(ElectronicDesignAutomation即电子设计自动化)技术应运而生。随着电子技术的发展及缩短电子系统设计周期的要求，EDA技术得到了迅猛发展。

参考文献：

[1]谭会生，张昌凡.EDA技术及应用[M].西安：西安电子科技大学出版社，2001.

第4篇：高性能集成电路的概念范文

一、发展现状

（一）国内外物联网产业发展态势。随着现代通信技术、计算机信息技术和传感技术的广泛应用，物联网相关产业得到了快速发展。国际电信联盟在XX年度的互联网报告中，首先提出“物联网”概念并预言“无所不在的物联网通信时代即将到来”。美国把“宽带网络等新兴技术”确定为振兴经济和保持全球竞争优势的关键战略；欧盟了下一代全欧移动宽带长期演进与ict（信息与通讯技术）创新战略，组织制定并着手实施物联网行动计划；日本提出“泛在网”国家战略，重点推进物联网产业的技术创新；韩国出台了《物联网基础设施构建基本规划》。澳大利亚、新加坡、法国、德国等国家也提出，在加快部署下一代网络基础设施时，重点推进物联网应用和物联网产业发展。

我国物联网产业起步较早，与欧美发达国家处于同一起跑线，是当前制定物联网国际标准的主导国之一。在国家重大科技专项、国家自然科学基金和“863”计划的支持下，国内新一代宽带无线通信、高性能计算与大规模并行处理技术、光子和微电子器件与集成系统技术、传感网技术、物联网体系架构及其演进技术等研究与开发取得重大进展，先后建立了传感技术国家重点实验室、传感器网络实验室、传感器产业基地等一批专业研究机构和产业化基地，开展了一批具有示范意义的重大应用项目。目前，北京、上海、江苏、浙江、无锡、深圳等地都在开展物联网发展战略研究，制定物联网产业发展规划，出台扶持产业发展的相关优惠政策。从全国来看，物联网产业正在逐步成为各地战略性新兴产业发展的重要领域。

（二）我市物联网产业发展基础。

1．产业基础。xx是国家电子元器件制造和信息产品生产基地，也是国家集成电路设计产业化、信息安全成果产业化和软件及服务外包产业基地。2011年，全市电子信息产业实现增加值550亿元，占地区生产总值12.21%。其中，软件与信息服务业主营业务收入占全市电子信息产业的53%，在嵌入式软件、中间件软件、集成电路设计和系统集成等领域处于西部领先地位；rfid（射频识别）产业已具备芯片设计与封装、读写器产品制造和应用系统集成等研发生产能力，2011年产品销售收入占全国市场10%；电子科大红外成像传感系统、川大智胜视频处理和模式识别系统、国腾集团mems（微电子机械系统）惯性器件和卫星导航定位终端、和芯微电子数模混合ip核（知识产权核心）和编解码器芯片等在国内视频识别与定位跟踪行业领域处于领先水平。此外，千嘉科技在光电直读式远程数据系统方面、安可信电子在智能型气体检测设备制造等方面处于行业领先水平。

第5篇：高性能集成电路的概念范文

关键词：EDA；数字系统；VHDLEDA技术

就是以计算机为工具，通过有关的开发软件，用VHDL硬件描述语言完成设计，自动完成编译、分割、布局和仿真等工作，用软件完成设计电子系统到硬件系统的一门技术。

1电子设计自动化技术的内容及特点

1.1电子设计自动化技术

电子设计自动化（ElectronicsDesignAutomation，EDA）是一门实现电子系统或电子产品自动设计的技术。EDA吸收了计算机科学领域的最新研究成果，以高性能的电子计算机作为工作的平台，促进电子工程的发展。所以说，EDA是电子产品和系统设计的综合技术，也是每个电子工程师都应该了解和掌握的一门技术。EDA是在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

1.2EDA技术的基本特征

EDA技术是指以计算机为工作平台，利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机自动处理完成。EDA技术的基本特征：按照“自顶向下”（Top-Down）全新设计方法，对系统进行结构设计和功能划分，系统的关键电路是用印刷电路板或者专用集成电路来实现的，然后采用硬件描述语言（HDL）对系统硬件进行功能的实现，最后用综合优化工具生成最终的理想器件。以下介绍相关的几个方面。1.2.1“自顶向下”的设计方法很长一段时间里，电子设计的思路基本就是“自底向上”的设计方法，这种设计方法就好像一块块大石头堆建起来的瓦房，不仅效率低、成本高，而且还非常容易出错，缺点显而易见。于是，人们发明了如今所用的一种全新的设计方法“自顶向下”，这种设计方法首先是系统设计，在顶层进行功能方框图的划分和结构的设计。自顶向下的设计方法使系统被分解为各个模块的集合之后，可以对设计的每个独立模块指派不同的工作小组，这些小组可以工作在不同的地点，甚至可以分属不同的单位，最后将不同的模块集成为最终的系统模型，并对其进行综合测试和评价。它较先前的“自顶向上”无论是在设计的时间上，还是过程中错误的减少，都得到了很大的提升。1.2.2ASIC设计集成电路（ApplicationSpecificIntegratedCircuit，ASIC），在集成电路界被认为是一种为专门目的而设计的集成电路。利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计与实现。ASIC分为全定制和半定制，全制定是基于晶体管设计方法，设计成本高，周期长；而半定制则是一种约束性的设计方法，其设计简化，周期短，提高了芯片的成品率；和通用的集成电路相比，ASIC的体积更小、功耗更低、性能的提升也相当高；从保密性来讲，其保密性还是相当高的，而且它还具有成本节约等优点。可编程ASIC是专用集成电路的一种，也是应用最为广泛的。可编程逻辑器件的密度高、集成度高、生产方便。1.2.3硬件描述语言硬件描述语言（HardwareDescriptionLanguage，HDL）是一种用形式化的方法来描述数字电路和系统的语言，它是EDA开发中的很重要的设计工具，也是EDA技术的重要组成部分。HDL是对电子系统硬件设计的一种高级计算机语言，用HDL语言，数字电路系统的设计可以逐层展示自己的设计思路，一些复杂的数字电路系统可以用一系列分层次的模块来表达。早期的硬件描述语言，由不同的厂商和开发商开发，彼此之间互不兼容，且不支持多层次的设计，这些层次之间的翻译工作就要由人工完成。而利用VHDL语言的可读性强，更加容易修改和发现错误。VHDL即超高速集成电路硬件描述语言，它作为IEEE标准的硬件描述语言和EDA的重要组成部分，经过十几年的发展、应用和完善，正逐渐被众多设计者所接受，这种高层次的方法已经被广泛采用。VHDL即超高速集成电路硬件描述语言，是一种面向设计的多领域、多层次的全方位的硬件描述语言，这种语言几乎覆盖了以往各种硬件描述语言的功能。VHDL具有以下几个优点：（1）强大的硬件描述能力。可以用来描述系统级电路，也可以用来描述门级电路，设计描述具有多层次。（2）支持广泛、易于修改。VHDL已经成为IEEE标准，目前，多数EDA工具都支持VHDL语言，这种高层次的方法已经被广泛采用。（3）作用强大、设计灵活。它具有作用强大的语言结构，能用简洁明了的源代码来描述复杂的逻辑控制。（4）移植能力强。它是一种标准化的硬件描述预言，同样一个设计描述可是被多种不同的工具所支持，这样就使得设计描述的移植得以实现。（5）工艺转换方便。它的设计不依赖于特定的器件，工艺转换方便。

2、EDA技术的应用

现如今，EDA技术发展迅速，已经在教学应用、科研应用、产品设计与制造等方面占据一席之地，发挥着巨大的作用。

2.1教学应用

大部分理工科院系都开设EDA课程。让学生在校期间了解EDA技术的基本原理、HDL硬件描述语言描述系统逻辑的方法，模拟仿真电子电路设计，通过实践提升学生的动手与自主能力，为今后从事的工作打下坚实的基础。

2.2科研应用

电路设计与模拟仿真主要使用EWB等工具进行，举个例子，在CDMA无线通信系统中，移动手机和无线基站都工作在相同的频率，每部手机都有自己唯一的序列码，用来区分电话的呼叫。而CDMA的BTS必须能识别这些不同的码序列才能辨别传呼进程，这是通过在输入数据流中探测到特定的码序列来完成的。

2.3产品设计与制造的应用

从电视、冰箱、音响到电子玩具等各种电子产品电路，EDA技术在模拟研制、仿真、生产、调试等方面都有着重要的作用。可以说，EDA已经成为电子工业领域必不可少的技术支持。

3、EDA技术的发展前景

当今社会，电子产品发展日新月异，为了既快又好地设计出新的电子产品，提高设计效率和产品性能，设计师需要更加简便快捷的EDA工具，这对EDA技术提出了更高的要求。

3.1EDA技术发展的新方向

3.1.1向高密度、高速度、宽频带方向发展设计方法的更新得益于电子器件的发展，随着电子产品的飞速发展，高密度、高速度和宽频带的可编程逻辑产品已经成为主流的，这些高密度、大容量的可编程逻辑器件的出现，给现代电子系统（复杂系统）的设计与实现带来了非常大的帮助。设计方法和设计效率有了新的飞跃，带来了器件的巨大需求，这种需求又促使器件生产工艺的不断进步，而每一次工艺的改进，可编程逻辑器件的规模都将有非常大扩展。3.1.2向可预测延时的方向发展现如今的大数据时代，需要处理的数据量越来越大，就需要其具有大的数据吞吐量，而且多媒体技术发展迅速，图像及影像的实时性要求较高，这就需要有高速的硬件系统。为了可以保证图像实时性及稳定性，器件的延时可预测性就是一个重要的因素。所以，逻辑器件的可预测延时是非常重要的。3.1.3向低电压、低能耗方向发展集成技术的飞速发展，工艺水平的日益提升，全世界都掀起了节能的潮流。因此，要适应时代的潮流，半导体工业也必须向低电压、降低能耗方向发展。

3.2应用前景

在信息通信领域中，需要优先发展高速宽带信息网、计算机及软件技术、第三代移动通信技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，研发新兴的产业。自动化仪表的技术发展趋势将计算机技术、通信技术进一步的融合，大力地推广信息化。在电子设计的研发中，它可以代替设计者完成电子系统设计中的绝大部分工作，而且可以直接在程序中修改错误，系统功能也不需要硬件电路的支持。随着EDA技术的发展，EDA技术具有更好的开发手段和性价比，具有广泛的市场应用前景。

3.3未来展望

从目前的EDA技术来看，其发展趋势是使用普及、应用广泛、工具多样、软件功能强大。中国EDA市场已经日趋成熟，但是大部分的设计是面向PCB制板和ASIC领域，只有小部分的设计是开发复杂的片上系统器件。EDA技术将在自动化仪表的测试技术、控制技术、计算技术等方面有较大的突破，在ASIC和PLD设计方面，以高速、高密度、低能耗、低电压等方面发展。

4、结语

EDA技术的应用十分广泛，现在已涉及电子、通信、机械、航天、医学、生物、军事等各个领域。所以无论是生活、学习、还是工作，都离不开EDA。因此，作为一名大专院校电子类专业的学生，我们应该熟练掌握EDA技术用于CPLD/FPGA的开发和知晓EDA技术在未来发展的前景，只有这样才能去适应激烈竞争的环境，在激烈的竞争环境中取得成绩。

[参考文献]

[1]杜玉远.EDA设计快速入门[J].电子世界，2004（1）：24-25.

第6篇：高性能集成电路的概念范文

关键词:多核,光互连,集成光电子器件

A Study of Optical Interconnects Technology

in Multi-core Architectures

Hui Li,Huaxi Gu

( State Key Lab of ISN, Xidian University , Xi’an 710071, China)

Abstract: The development of integrated technology enables more and more cores to be incorporated into a single chip. Multi-core archtictures will be the main thrust driving the evolution of the chip design. Interconnects play a significant role in chip design. Traditional on-chip electrical interconnects face hard challenges in bandwidth, latency, power consumption and scalability. Optical interconnects can be a solution, increasing communication bandwidth and decreasing latency. This paper summarizes the development of current integrated opto-electrical components related to optical interconnects on chip, and studies a typical muli-core architecture with optical interconnects. The network structure, nodes architecture and process of communication are analyzed in details. Finally, the results show that optical interconnects will be the efficient approach of multi-core architectures in the future.

Key Words: Multi-core, Optical Interconnects, Integrated Opto-electrical Component

1引言

随着半导体工艺的不断发展,集成电路的工艺技术步入了纳米阶段。电子元器件尺寸的减小,使得在单一芯片上集成上亿个晶体管即将成为现实。但是,现有晶体管技术使继续提高单个处理器核的性能受到了限制,而且当一个单核芯片运行多个程序时,可能会引起冲突、错误或降低速度。因此,如果按单核的思路继续发展,芯片设计将面临互连延迟、存储带宽、功耗极限等性能提升的瓶颈问题。

基于以上原因,提出了一种新型的芯片体系架构,即单芯片多处理器核。该架构用多个低频率核产生超过高频率单核的处理效能,以适应性能提升、功耗减小的通信需求。在不久的将来,片上处理器核的数目将会急速地增长,可能会发展到在一个芯片上放置上百个甚至是上千个核[1, 2],通过在核之间分配任务,线程应用能够充分利用多个执行内核,并可在特定的时间内执行更多任务,与单核相比,可以大大提高性能和能量效率[3]。由于多核芯片的核集成在一起,这些核就可以共享结构器件,因而比要运行多个单核芯片的系统节省元器件和成本。同时,核与核之间的信号传输比多个单核芯片的系统更快,功耗也更低[4]。再者,出于门延时、全局连线延时和设计成本等方面的考虑,目前单芯片多核已经成为处理器体系结构发展的一个重要趋势。

在多核技术发展过程中,首先提出的一种片上互连方式是传统总线方式,对应的互连网络称为SoC(System on Chip)。它是多核技术的扩展,通过多总线及层次化总线等技术使得片上集成更多的处理器核,从而实现高复杂度和高性能。但是,随着SoC 中所包含的IP 核数目增至成百上千的时候,现有的以总线结构为通信基础的SoC 技术面临着在性能、功耗、延时和可靠性等方面的巨大挑战[5, 6]。主要表现在:通信带宽受限,全局同步困难,可重用性差,结构扩展难。总之,传统的总线架构,由于设计方便、硬件消耗少、成本低,它仍然是中小规模的多处理器系统的经典方案,但是总线结构暴露出的相当多的技术问题,使其并不适合较大规模的片上多处理器系统或通信要求很高的应用。

为了解决SoC设计中的瓶颈问题,借鉴计算机网络领域的相关概念提出了一种新的互连网络―NoC(Network on Chip)[7, 8],主要是用计算机的网络思想解决芯片设计中遇到的通信难题。NoC采用基于分组交换的方法和分层方法来替代原来的传统总线,实现了处理单元 (IP核) 与通信结构(网络)的分离。NoC 区别于SoC的网络连线提供了良好的并行通信能力,从而使得通信带宽增加几个数量级;采用全局异步局部同步(Globally Asynchronous Locally Synchronous ,GALS) 的通信机制,很好地解决了全局同步所带来的问题;通信和计算完全分离的技术,大大提升了可重用性和复杂系统的设计效率;网络拓扑结构提供了良好的可扩展性,设计新系统时,只需在原系统上添加路由部件和功能部件即可,大大加快了设计的进度。总的来说,基于分组路由方式的NoC具有高吞吐、低时延、低能耗等优点。

随着芯片技术的进一步发展,由于材料引起的高阻抗(高阻抗会引起全局范围内很大的传输时延和较大的能耗),可靠性不高和高电流密度时的高电磁敏感性[9],传统的片上电连接在数据传输速度和能耗方面逐渐表现出局限性,所以,提出了光连接,与传统电连接相比,它具有高带宽密度、低传输时延、低能耗和干扰小等优势,可以解决电连接所面临的通信问题。用光连接代替电连接的NoC网络就称为光NoC。由于最近几年光器件的很好的发展,光网络的研究也有了很大的进步,已提出的几个运用光技术的网络有:Clos结构[10],firefly[11],HP的Corona[12]和Columbia的光网络[13]。

本文先简要叙述了多核技术的发展和光互连的提出,后就技术发展过程中相关集成光电子器件的作用及发展进行概括性的介绍,在此基础上,详细分析多核光互连的一个实例。

2集成光电子器件及发展

在最近几年内,CMOS的光器件[14, 15]有了很大的进步,更进一步促使光连接取代电连接而成为未来主流的片上连接方式。目前,片上光连接最有效的方法就是在SOI芯片上集成光器件来实现连接,同时可使CMOS层和光层之间连接充分。图1给出了片上光互连的整体结构,下文将逐一分析各个部分。

2.1 激光源

由于尺寸、能耗、成本等原因,激光源不做在片内,一般是片外的。片外激光源产生光后,通过光纤将光传输到光栅耦合器或者全息透镜来有效地与芯片进行耦合,进而输入到芯片上。

2004年,美国UCLA的Henry Samueli工程和应用科学学校了第一个能利用拉曼放大效应的硅激光器。2006年9月,英特尔公司与美国加州大学圣芭芭拉分校联合展示了世界上第一个采用硅标准工艺制造的混合硅激光器。

2.2 发射器

发射器由光调制器和电驱动电路组成。光调制器一般用微环谐振器来实现。环的半径和温度等参数共同决定要调制的特定波长,通过注入电荷来改变环的折射率或光路径的吸收系数,使得要调制的特定波长的光可以进出微环谐振器,这样就实现了对光的调制,即光调制器将电信号调制到特定的波长上,完成了电信号到光信号的转换。为进一步提高带宽密度,各节点可以通过不同的微环谐振器将电信号分别调制到不同的波长上,然后在同一根波导中互不干扰地传输,即所谓的波分复用技术(WDM)。当前最流行的调制器有Mach-Zehnder基于干涉仪的硅调制器和基于微环谐振器的P-I-N二极管类型调制器。而电驱动电路就是负责在电逻辑单元控制下,产生数字电信号0和1。

2007年7月,Intel公司实现了40 Gbps硅光调制器, 2008年5月该公司实现了200 Gb/s传送速度的光外部调制器,就在同年的1月份,IBM公司宣布已成功研发出如硅芯片般微小的电光调制器,大小仅100μm,传输率却达10 Gbps。

2.3 光波导

光波导负责将调制后的光信号从调制器传输到目的端的接收器,为提高光连接的带宽密度,可以使用波分复用技术在同一个波导的不同波长上传输数据。波导材料的选择很重要,因为其对带宽、时延和光连接面积有很大影响。目前,硅和聚合物是首选材料,在两者之间作选择要考虑到传输速度和带宽的折中,因为这两种材料各有优势。聚合物由于折射率较小,这种波导允许有较高的传输速度,但这种波导有个缺陷就是要求有较大的间距,这又会减小带宽密度。一般,硅的损耗为1.3 dB/cm,而聚合物的损耗为1 dB/cm。

现如今,IBM提出的集成光聚合物波导技术预计传输损耗将达到0.05 dB/cm。德国Karlsruhe大学、比利时大学等研究机构制造了一种创新型的光波导结构―硅-有机杂化物(silicon-organichybrid,SOH)构成的波导。迄今为止,硅波导的信号传输速率极限是40 Gbit/s,而SOH 波导速率超过了100 Gbit/s。

2.4 接收器

接收器由光检测器和TIA(跨阻抗放大器)组成。在接收端先通过一个光滤波器,从波导中提取特定波长的光,并将其传输到光检测器,经光检测器将光信号转换为模拟电流输出,即实现了光到电的转换,在目前的技术条件下,光检测器的输出信号必须送入TIA,将电流放大并转换为数字电压的0和1,后经由电逻辑单元处理。从22 nm节点技术开始,晶体管越来越小的输入电容允许光检测器输出信号不需要TIA放大,这就大大减小了功率的消耗。

2007年3月,IBM的研究人员在OFC会议上展示了160 Gbit/s的16通道CMOS光收发器。2008年,Intel宣布了一项在硅光电技术上的研究成果――硅基光电雪崩探测器,它的时钟频率为340 GHz,数据传输速度达到40 Gb/s。NANO公司在OFC/NFOEC 2009展会的技术会议上发表了最新研制的新型的高性能10 Gb/s锗/硅雪崩光电探测器(Ge/Si APD)。

3多核光互连的实例分析

本节给出片上多核光互连的一个实例―Phastlane[16],并对其进行分析。Phastlane最终目标是在16 nm工艺下,设计出高速缓存一致的多核处理器,将拥有成百上千个核和一个使用多个片上内存控制器且高度交织的主存。

整体而言,Phastlane是由光路由器节点构成的一个二维片上mesh结构,本节以64个节点组成的结构为例。图2(a)显示了其中一个节点的构成。节点由2层构成,一层为光层,实现分组在光上的路由,一层为电层,包括处理器核、电缓存和内存控制器。为了清楚,在光的层面上仅显示了输入波导、输出波导及电路的一部分。在路由器东南西北四个方向的输入端口都有一个微环谐振器/接收器,负责接收目的地是本节点或被阻塞的分组。每个输出端口的发送器/调制器负责发送在本地节点缓存或是在输入端口缓存的分组。路由器内部的微环谐振器实现进入路由器的分组的转向操作,即左转或右转。路由器之间采用12根波导相连,如图2(a),其中C0,C1两根波导负责传输路由器控制比特,D0-D9十根波导均采用64路波分复用技术,负责传输除路由器控制比特之外的分组信息。

如图2(b)所示,假设S要与D通信,首先源节点S通过XY路由算法预先计算好路径,因为要经过13个中间路由器到达D,那么除控制13个中间路由器外,还要有在目的节点D中的控制信息,共需14组控制比特。控制比特由控制分组在各路由器中进行直走,左转,右转,本地,多播五种操作的比特构成。前三个比特分别路由分组到对应的三个输出端口,本地比特表明路由器是否要为本地节点接收该分组,多播比特表明是多播操作,分组在路由器中的路由就通过设置对应的控制比特实现。每个路由器对应5比特的控制信息,划为一个Group,所有的控制比特平均并交叉地分配于C0和C1中传输。在C0波导中,波长为的组1控制信息对应于路径上第一个路由器,即R1的五个控制比特。当分组从S到达R1的E端口,并且没有其他端口的分组对输出端口W竞争时,具体通信过程将如下进行:所有C0中的比特会被C0波导E端口的微环谐振器/接收器接收,对应R1的Group1控制比特被转换并检测到直走比特已被设置,分组进入路由器沿直线从相应端口输出,同时,被转换并检测到的直走比特会被暂时存储在本地路由器R1中,以防在下一时钟周期分组丢失,要通过使用过的路由控制信息建立一条丢弃信号的返回路径到达源端。在图2(a)中,光层四个角上的大箭头代表返回路径的输入端口和输出端口,与分组穿过路由器的方向相反。分组到达R2,R3,R4,R5,R6时,与上述过程相同。当分组到达R7,检测到右转比特设置,并由解码之后的右转比特控制路由器中对应的微环谐振器谐振,在分组进入路由器后实现分组的右转。分组在R8,R9,R10,R11,R12,R13中的路由过程与R1中相同。最后分组到达目的地D,检测到本地比特设置,接收转换后的本地比特激活D0-D9和C1的微环谐振器/接收器接收整个分组,至此,源S到目的地D的通信过程结束。

如果在路由器中两分组要输出到同一端口,此时就要使用固定优先权仲裁,即通过预先约定的固定优先权决定哪个端口的分组先占有输出端口N。对于竞争失败的分组,路由器先通过输入端口的微环谐振器/接收器接收,后将光信号转换为电信号,送入路由器端口的输入缓存中进行缓存,并担负起再次发送该分组的任务。相对于新到的分组,缓存的分组对于输出端口拥有较高的优先权。而对于电缓存中分组对输出端口的竞争,可以通过轮询优先权仲裁解决。

如果路由器的电缓存已满,那么被阻塞的分组会被当前路由器丢弃,下一时钟周期,在返回路径的输出端口发送一个分组丢弃的信号和该路由器的ID号,通知源端分组丢弃的信息。源端收到信息后,采取相应措施,如退避、重发。

以上是单播的通信过程描述,在Phastlane中若要进行多播或是广播,可以通过设置分组中的多播控制比特来实现。

通过以上分析,可以得出Phastlane具有以下特点:①由于使用了光路由器结构和简单的源维序路由算法,降低了路由时延,实现了高速传输;②鉴于光缓存实现困难,采用电缓存解决竞争失败问题;③为了降低实现和控制的复杂度,在缓存不可用时只是简单地将分组丢弃。

4总结

随着集成电路技术的发展,多核系统会达到成百上千个核,全局连接将成为性能改善的主要瓶颈,于是,高性能、低能耗的片上光连接应运而生。多核之间的光互连消耗较少的片上能量却可以提供高带宽的应用,是一种很有前景的连接方式,不少光网络的提出就证明了这一点。同时,光器件的研究与发展也将促使相关光网络的实现成为可能。

参考文献

[1] Borkar, S. Thousand Core Chips―A Technology Perspective. in DAC. USA: ACM. 2007.

[2] Horowitz, M. and W. Dally. How scaling will change processor architecture. in Solid-State Circuits Conference,Digest of Technical Papers. ISSCC. 2004 IEEE International. 2004.

[3] Agarwal, A. and M. Levy. The KILL Rule for Multicore. in Design Automation Conference, 2007. DAC '07. 44th ACM/IEEE. 2007.

[4] Geer, D., Chip Makers Turn to Multicore Processors. (Industry Trends).2005.

[5] Dally, W.J. and B. Towles. Route packets, not wires: on-chip interconnection networks. in Design Automation Conference. 2001.

[6] Hemani, A., A. Jantsch, S. Kumar, A. Postula, J. Oberg, M. Millberg, and D. Lindqvist. Network on a Chip: An architecture for billion transistor era. in Proc.IEEE NorChip Conference. 2000.

[7] Benini, L. and G. De Micheli, Networks on chips: a new SoC paradigm. Computer,35(1): p. 70-78.2002.

[8] Jantsch, A. and H. Tenhunen, Networks on Chip.Kluwer Academic Publishers. 2003,

[9] Srivastava, N. and K. Banerjee. A Comparative Scaling Analysis of Metallic and Carbon Nanotube Interconnections for Nanometer Scale VLSI Technologies. in the 21st International VLSI Multilevel Interconnect Conference(VMIC). 2004.

[10] Joshi, A., C. Batten, K. Yong-Jin, S. Beamer, I. Shamim, K. Asanovic, and V. Stojanovic. Silicon-photonic clos networks for global on-chip communication. in 3rd ACM/IEEE International Symposium on Networks-on-Chip. 2009.

[11] Pan, Y., P. Kumar, J. Kim, G. Memik, Y. Zhang, and A. Choudhary. Firefly: Illuminating Future Network-on-Chip with Nanophotonics. in ISCA. Austin,Texas,USA: ACM. 2009.

[12] Vantrease, D., R. Schreiber, M. Monchiero, M. McLaren, N.P. Jouppi, M. Fiorentino, A. Davis, N. Binkert, R.G. Beausoleil, and J.H. Ahn. Corona: System Implications of Emerging Nanophotonic Technology. in 35th International Symposium on Computer Architecture,ISCA '08. 2008.

[13] Shacham, A., K. Bergman, and L.P. Carloni. On the Design of a Photonic Network-on-Chip. in First International Symposium on Networks-on-Chip. 2007.

[14] Woodward, T.K. and A.V. Krishnamoorthy, 1-Gb/s Integrated Optical Detectors and Receivers in Commercial CMOS Technologies. IEEE journal of selected topics in quantum electronics,Vol.5,No.2.1999.

第7篇：高性能集成电路的概念范文

柔性电子技术

（Conformal Electronics Technology）

众所周知，传统的集成电路都必须在二维空间内布局，且具有坚硬、易折断的特点。这也正是大部分电子产品都必须平板方正的原因。有机物和印刷材料制造的可伸缩元件虽然解决了刚性的问题，但在变化速度上、准确率和性能上都不能承担过于复杂、严密的工作。

经过几年的理论建模以及对构造和传输过程的反复调试，来自伊利诺伊大学厄本纳-香槟分校材料科学与工程的约翰・琼斯教授和他的同事发现了一种能够有效改变硅片形状的方法。这项发明能够解决将超薄硅和对应导线在同一表面上的连接问题。当该表面被拉长时，由于这些硅片很薄，并且通过导线相连，因此这些硅片可以自由延展。此项研究可以在保持元件电子特性的基础上将可弯曲元件与高性能设备集成起来，彻底改变了电子设备的工作方式和形态。约翰・琼斯教授因此获得了麻省理工大学颁发的勒梅尔森奖和五十万美元的奖金。

MC10公司

基于约翰・琼斯教授和乔治・怀特赛兹教授的研究成果，获得了北桥创投和Osage联属大学共享创投基金的资助，MC10公司应运而生。公司有效的将实验室研究转化为产品应用，成为高校技术市场化的典范。公司的产品设计突破传统电子设备的刚性，在原本不可想象的维度和材料上开创电子设备的新纪元。新技术利用现有工具、工艺，通过互连和封装的方法，使用传统高性能（>GHz）半导体材料制造出高性能、低成本的柔性电子材料。MC10公司装置的设备，通过硅蚀刻出非常细的硅纹，并印刷到柔性衬底上。这就使电子器件能够适应不平坦的表面，如人体皮肤。公司所有的工艺和产品均符合并达到互补金属氧化物半导体的行业标准。

公司与研究机构、企业和组织积极合作，以优势互补的方式在医疗、国防、体育等各个领域都有创意应用出炉。为了拓展思路，公司甚至向社会公开募集相关产品应用的创意和构思。2010年12月，MC10与锐步公司高调签署了合作协议，研制开发智能运动服。虽然产品仍处于概念设计阶段，但锐步高级创意副总裁对合作充满期待。相信结合锐步运动产品经验和MC10前沿电子科技的产品将为未来带来无限可能。

柔性电子技术在体育用品中的应用

智能运动服

目前市面上的所谓智能运动服大多都是通过“加”的方式实现。例如在运动胸衣中，使用可导电纤维记录心率。但记录的数据必须通过集成芯片传到心率仪或运动腕表上进行计算、显示。由于传统集成芯片都是刚性芯片，因此在衣物内就必须增加一个塑料盒来承载和保护芯片，既不方便，也不美观。将柔性硅芯片晶体管阵列集成在织物纤维上，或一片印花里，直接贴在衣物上，就不再需要累赘的“接线盒”。此外，运动服装设备可能包含传感器和一个微处理器，可监控运动员的健康的许多指标，如对身体的影响，心脏和神经系统的电信号，汗液的pH值，血压，步态和 关节的张力。这种装置可以处理数据，并生成有关新陈代谢和运动状态的信息，传递到其他设备上。MC10公司表示，与锐步联合开发的智能运动服可在一两年内问世。

智能运动鞋

大名鼎鼎的Nike+Ipod受到不少运动爱好者的青睐，但专用跑鞋、传感器和Ipod的强大“专利”配置也令不少使用者望而却步。有了柔性电子技术，无需专用跑鞋和专用传感器，只要换上一片智能鞋垫，健身者就可以穿着自己喜爱的运动鞋自由运动。只要编码和应用程序开放，数据就可以被传送到经过匹配的任何智能设备上。

智能头盔

新的柔性电子合成材料能适应人体，在更高的水平接触皮肤，得到更高质量的测量。集成的晶体管可以放大和处理信号，拥有更好的灵敏度。这样，柔性的电子装置将能够提供更多有价值的信息。如果将柔性电子装置放置在头盔内，不仅可以测量任意接触点的数据，还可以大大降低产品的重量，避免目前智能头盔固定点测量，模拟计算失真的问题。该设计已被美国军方采纳，用于记录爆炸强度，温度等数据。军方研制的头盔也包含晶体管，可独立处理数据，是名副其实的智能头盔。

可穿戴太阳能电池

太阳能电池充电器再便携也还是需要携带。通过柔性电子装置将太阳能板植入衣帽、背包中，不仅可以解决为其它移动设备充电的问题，也可以为衣物内的其它有源器件供电。

第8篇：高性能集成电路的概念范文

关键词：环氧树脂 封装材料 研究现状

一、环氧树脂电子封装材料的研究现状

环氧树脂是泛指分子中含有两个或两个以上环氧基团的有机高分子化合物。由于其分子结构中含有活泼的环氧基团，能与胺、酸酐、咪唑、酚醛树脂等发生交联反应，形成不溶、不熔的具有三向网状结构的高聚物。这种聚合物结构中含有大量的羟基、醚键、氨基等极性基团，从而赋予材料许多优异的性能，比如优良的粘着性、机械性、绝缘性、耐腐蚀性和低收缩性，且成本比较低、配方灵活多变、易成型生产效率高等，使其广泛地应用于电子器件、集成电路和LED的封装

1962年，通用电气公司的尼克·何伦亚克（Hol-onyak）开发出第一种实际应用的可见光发光二极管就是使用环氧树脂封装的。环氧树脂种类很多，根据结构的不同主要分为缩水甘油醚型、缩水甘油酯型、缩水甘油胺型、脂肪族、脂环族、酚醛环氧树脂、环氧化的丁二烯等。由于结构决定性能，因此不同结构的环氧树脂，其对所封装的制品的各项性能指标会产生直接的影响。例如Huang J C等以六氢邻苯二甲酸酐为固化剂，以TBAB为催化剂，分别对用于LED封装的双酚A型环氧树脂D E R.-331、UV稳定剂改性后的双酚A型环氧树脂Eporite-5630和脂环族环氧树脂ERL-4221进行了研究。研究发现，D E R-331这类双酚A型环氧树脂主链上有许多醚键、苯环、次甲基和异丙基，侧链上则有规律地间隔出现许多仲羟基。其中，环氧基和羟基赋予树脂反应性，使树脂固化物具有很强的内聚力和黏接力；而极性的醚健和羟基基团则有助于提高材料的浸润性和粘附力；苯环和异丙基赋予聚合物良好的耐热性和刚性，但因主链含苯环，容易发生光降解而老化并发黄导致光衰，直接影响LED器件的使用寿命。Eporite-5630因在双酚A型环氧树脂的结构中引入了耐UV的化学结构，使得材料不仅保持了DE R-331优点，还拥有更好的耐UV性能，更适合于LED的封装。ERL-4221是脂环族环氧，由于环氧基直接连接在脂环上，能形成紧密的刚性分子结构，固化后交联密度增大，使得固化后的材料具有较高的热变形温度，可达300℃以上；分子结构中不含苯环，表现出良好的耐UV性能和低吸湿性，比较适合用于户外LED，但其固化过程中产生的内应力导致其它性能较差。双酚A型环氧树脂因原料易得、成本低、产量大、用途广，被称为通用型环氧树脂，占环氧树脂总用量的90%。该类树脂具有良好的黏接性、耐腐蚀性、介电性能和成型性。但是，由于苯基和羟基的存在亦使得材料的耐热性和韧性不高，耐湿热性和耐候性比较差，容易发生黄变导致光衰，直接影响LED器件的使用寿命。另外，由于纯环氧树脂具有高的交联结构，因而存在质脆、易疲劳、耐热性不够好、抗冲击韧性差等缺点。因此，需要对其做进一步的改性才能保证封装器件的可靠性及满足多样化的LED封装要求。Charles等使用二或三烷氧基硅烷与环氧树脂共混并反应，发现少量的硅烷即可降低材料的吸湿性，提高环氧的绝缘性和耐久性。Shiobara等则采用含氢的硅树脂与烯丙基缩水甘油醚等化合物进行硅氢加成反应，制备有机硅改性的环氧化合物，然后将其与环氧树脂进行共固化，得到高玻璃化转变温度、低热膨胀系数及抗龟裂性好的封装材料。Yoshinori等通过在聚二甲基硅氧烷链段中引入一定的苯基来改善与环氧树脂的相容性，在侧链上引入氨基与环氧反应，将有机硅链段接枝到环氧结构中来减少固化产物的内应力和耐高低温冲击性能。刘伟区等在有机硅改性环氧树脂的发明专利中采用氯端基封端的有机硅与双酚A型环氧树脂中的羟基反应，生成有机硅改性双酚A型环氧树脂后，再将改性树脂与各种电子封装用环氧相混合并共同固化，达到了既提高环氧树脂的韧性和耐热性又能明显降低吸水率的目的。此外，该工艺相对简单，成本相对低廉，有利于大量推广应用及工业化。Barton等的研究发现150℃左右环氧树脂的透明度降低，LED光输出减弱，在135～145℃范围内还会引起树脂严重退化，对LED寿命有重要的影响。在大电流情况下，封装材料甚至会碳化，在器件表面形成导电通道，使器件失效。

为了提高材料的耐热性，减少因黄变而引起的光衰，Suzuki等选择脂环族环氧树脂的固化性能进行研究，结果发现这类材料经过几周的老化实验之后，其在400nm的光透过率仍为90%，具有良好的耐老化性，抗紫外辐射性很好。这是由于环氧基直接连接在脂环上，能形成紧密的刚性分子结构，固化后交联密度增大，使得固化后的材料具有较高的热变形温度。同时，分子结构中不含苯环，具有优良的耐候性、耐化学、耐冲击性能、抗紫外辐射性。另外，因其是由脂环族烯烃经过有机过氧酸的环氧化制备得到的，其离子含量低，电性能好，不会因有氯的存在而产生对微电路的腐蚀等问题，适合于用作LED的封装材料。李元庆等通过填充纳米氧化锌来提高对紫外光的屏蔽效果，减少紫外光对封装胶的破坏。结果发现，选择合适的粒径对封装材料的光学性能尤为重要，当ZnO含量低于0.07%（wt）、粒径小于27nm时复合封装材料在可见光区具有高的透明性，同时又有良好的耐紫外光辐射性，满足UV-LED封装的需要。Hi-sataka等人将粒径5～40nm的二氧化硅和粒径5～100nm的球形玻璃粉加入到有机硅改性环氧树脂中，硫化成型后材料的透光率可达95.7%，折射率为1.53～1.56，线膨胀系数为40×10-6K-1左右，经200次冷热冲击后损坏率仅4%～12.5%。周利寅等在环氧固化体系中引入环氧倍半硅氧烷，利用氧倍半硅氧烷的笼型结构及高键能的硅氧键来提高环氧封装料的耐热性和抗黄变性。黄伟等采用4-乙烯基-环氧环己烷与含氢环体进行加成反应，然后使用β-二酮金属络合物作为催化剂来固化有机硅改性的环氧树脂，发现产物具有优良的光学性能、抗紫外、耐高温老化性能，适合于UV-LED的封装。由于使用的催化剂是有机金属化合物，其在中温与有机硅改性环氧树脂中有良好的溶解性，本身耐高温，可以有效避免因为使用胺或酐固化剂而产生的高温黄变问题。此外，还有通过对双酚A化合物进行加氢制备不含双键的氢化双酚A型环氧树脂来提高封装材料的耐候性。

为了提高材料的硬度、耐冷热冲击能力，降低其模量，日本信越化学公司将含硅羟基的乙烯基硅树脂、含氢硅油及少量有机硅弹性体加入环氧树脂中，使用铂系催化剂催化硅氢加成反应，烷氧基或酰基或硅羟基铝化物作环氧固化剂，经注塑成型后获得折射率高达1？51、硬度70A、不吸尘、低模量、低收缩率的LED封装材料。另外，该封装材料经-40℃/120℃冷热冲击1000次不开裂。虽然通过以上方法改性能够一定程度上改善环氧树脂封装料的耐热、抗黄变性能，但随着商业化LED功率不断提高，大功率的芯片需要更高的电流和导致更高结温，对LED的封装材料亦提出更高的要求。现在的环氧及改性产品因自身热阻比较大，不利于散热而影响LED芯片的使用寿命，已不能满足使用需求。为了有效地降低封装热阻，提高出光效率，必须寻找一种新的替代材料。

二、环氧树脂电子封装材料的发展趋势

1.液晶环氧树脂

液晶环氧树脂是一种高度分子有序、深度分子交联的聚合物网络，它融合了液晶有序与网络交联的优点，与普通环氧树脂相比，其耐热性、耐水性和耐冲击性都大为改善，可以用来制备高性能复合材料；同时，液晶环氧树脂在取向方向上线膨胀系数很小，而且其介电强度高、介电损耗小，是一种在电子封装领域具有美好应用前景的新型功能材料。

2.新型脂环氧树脂

脂环式环氧树脂的合成中，不用环氧氯丙烷为原料，因此产品的有机氯含量为0。因此有可能开发出超高纯度的环氧树脂新材料，这对于电子封装的高纯净要求十分有利。目前这方面的研究报道很少，几乎没有工业化的产品出现，是今后电子封装材料值得注意的一个开发方向。

3.绿色环保封装材料

塑封材料大多采用含各种添加成分的热固环氧树脂，固化后大部分可抵抗化学侵蚀，产品报废时难以溶解，有的还会释放出有害物质。随着信息产业的飞速发展，器件封装量日益增加，产品报废时产生的废物将迅速增加，这必然造成环境污染的问题。因此，开发绿色环保型封装材料是未来的必然趋势。解决这一问题的一个可能途径是使用热塑封装材料，但这会带来许多新的可靠性问题。

4.环氧树脂基纳米复合封装材料

环氧树脂中加入纳米材料是一种行之有效的改性方法。纳米材料的表面非配对原子多，与环氧树脂发生物理或化学结合的可能性大，增强了粒子与基体的界面结合，因而可承担一定的载荷，具有增强、增韧的可能，过精细控制无机超微粒子在环氧树脂中的分散与复合，能以很少的无机粒子体积含量，在一个相当大的范围内有效地改善复合材料的综合性能，增强、增韧、抗老化，且不影响材料的加工特性。因此，如能采用有效的方法，解决纳米材料在环氧基体中的分散问题，将有可能制备出强度好、韧性高、耐热的高性能封装材料。

当前，伴随着高密度高性能的要求出现了许多新的发展形式，电子封装的概念也已从传统的器件转为系统，即在封装的信号传递、支撑载体、热传导、芯片保护等传统功能的基础上进一步扩展，利用薄膜、厚膜工艺以及嵌入工艺将系统的信号传输电路及大部分有源、无源元件进行集成，并与芯片的高密度封装和元器件外贴工艺相结合，从而实现对系统的封装集成，达到最高密度的封装。封装面向系统在国际上已成为该领域的制高点，各大公司都在投入巨资进行发展。高分子材料的发展将为封装技术的革命提供更多可选择的新型材料，特别是塑料共混改性技术的发展，一系列高性能、新功能、低成本新材料大量涌现。将反应性挤出增容技术、分子原位复合技术、反应挤出合成技术等新技术应用于封装材料的研究，必将大大推动封装技术的进步和发展。高分子材料的改性新技术与面向系统的封装相结合，有可能导致封装技术的新革命。

参考文献

[1] 陶长元、董福平、杜军、刘弘炜. LED封装用环氧树脂的研究进展.[C].第十一次全国环氧树脂应用技术学术交流会论文集，江苏常熟，2005

[2] 周利寅、贺英、张文飞、谌小斑. LED封装用环氧树脂/环氧倍半硅氧烷杂化材料的研制[J].工程塑料应用， 2009， 37（3）：5-8.

[3] Huang W， Yuan Y X， Yu Y Z. Synthesis， curing and proper-ties of silicone-epoxies[J]. Journal of Adhesion and Interface.2006， 7（4）：39-44.

第9篇：高性能集成电路的概念范文

2014年以来，国际经济复苏乏力，国内宏观经济环境不容乐观，我国电子新信息制造业呈现出发展持续波动、出口负增长、智能硬件领域新产品新服务活跃等特点。产业发展仍然存在宏观经济环境不确定性显现、集成电路基金布局、部分领域恶性竞争风险加剧、知识产权布局及共享意识薄弱等问题。

在工业互联网、智能硬件的平台竞争以及企业跨界并购活跃的新形势下，产业亟待寻找新的产业增长点，加快经济发展方式转型。

基本情况

产业增速在波动中小幅回升

1、产业增速呈现波动

2014年以来，我国电子信息制造业增幅一直在7-10%之间徘徊。 1-8月，产业实现销售产值6.42万亿元，同比增长9.7%，比去年同期（11.2%）回落1.5个百分点，比1-5月、1-6月、1-7月环比分别上升0.7个、0.1个、和下降0.3个百分点。规模以上制造业增加值同比增长11.2%，与去年同期（11.1%）和今年1-7月（11.5%）相比，分别上升0.1和下降0.3个百分点，高于工业平均水平2.7个百分点。纵观今年1-8月，3月、4月销售产值增长明显提升，扭转了1-2月开局低迷之势，之后产业总体保持平稳发展态势，6月销售产值达到年初以来最好水平，8月制造业主要指标小幅回调。

2、主要产品产量增速差别显著

一方面，由于市场较为饱和，手机等市场较为成熟的整机产品增速继续下降，1-8月全行业共生产手机11.23亿部，增速同比下降11.8个百分点。另一方面，受市场拉动，彩电产量明显上升，生产9683.7万台，增速比去年同期上升7.5个百分点。此外，移动通信基站成为产品增长的最大亮点，增幅高达143.6%。

3、主要行业增速普遍下滑

通信设备制造业仍然引领产业发展，但由于智能手机市场正逐渐饱和，行业增速呈持续下滑。1-8月，通信设备行业实现销售产值为15.9%，比去年同期下降10.4个百分点；家用视听行业受主要贸易伙伴东南亚国家电视升级换代需求影响，8月外销回暖，内销小幅回调。1-8月家用视听行业实现销售产值4807亿元，同比增长4.6%；计算机行业的行业占比和贡献率继续下滑，1-8月计算机行业实现销售产值14256亿元，同比增长3%，占全行业比重比去年同期下降2.1个百分点，对全行业增长的贡献率由去年同期的12.4%下降至7.2%。

产业进出口仍处于负增长

1、电子信息产品进出口延续严峻态势

受上年基数较高以及打击对港虚假贸易等因素影响，2014年以来我国电子信息产品进出口额增长由正转负，三季度以来，外贸形势逐渐好转，但总体形势依旧严峻。1-8月，我国电子信息产品进出口总额8278亿美元，同比下降4.6%，降幅比1-7月收窄0.5个百分点；其中，出口4907亿美元，同比下降2.8%，降幅比1-7月收窄0.6个百分点；进口3370亿美元，同比下降7%，降幅比1-6月收窄0.5个百分点。值得关注的是8月当月出口增长明显，出口额达655.8亿美元，同比增长1.3%，扭转前期同比下降态势。

2、主要行业和产品出口呈现分化

分行业看，当前电子信息产品出口呈现出两极分化情况，仅电子器件产品呈现下降态势，其余行业已经实现正增长。计算机行业和通信设备行业出口增速均不足5%，家用电子电器、电子元件、电子仪器仪表，增速为5-10%，广播电视设备、电子材料增速超过5%。但是，1-8月，电子器件产业出口额达865.9亿美元，增速下降逾20%，出口形势仍然严峻。

3、集成电路领域出口异常导致产业出口增速下降

电子器件行业出口额865.9亿美元，同比下降24.7%，其中，集成电路出口下降仍然是最主要原因。从月度数据看，集成电路出口增速止跌，但未出现使进出口由负转正的重要转变。6月以来，集成电路出口结束10个月的加速下跌态势，连续3个月出口值均约20亿美元。8月，集成电路出口同比下降13.6%，仍然成为电子信息产品出口负增长的主要因素。

智能硬件领域呈现高度活跃

1、各大手机厂商争相新的智能手机

三季度以来，以苹果手机iPhone6和iPhone6 plus的为代表，三星 Note4 及Note Edge、小米手机4、魅族MX4、中兴通讯三款手机、索尼Xperia C3及Xperia Z3、联想Vibe Z2、华为Ascend G7及Ascend Mate7、HTC IFA、诺基亚 IFALumia730/735等各大手机厂商旗舰产品相继问世，旨在夺取更多市场份额。

2、手机制造商、互联网厂商加紧布局可穿戴设备

苹果和摩托罗拉分别推出Apple Watch和Moto 360等产品的，百度积极打造智能生活硬件生态圈，谷歌针对可穿戴设备的Android Wear操作系统及面向第三方开发人员的可穿戴设备软件开发工具包（SDK），已经吸引了摩托罗拉、三星、LGD、HTC等企业加盟。

3、智能家居领域呈现多方向新进展

三季度以来，湘鄂情与安徽广电联合进入安徽省家庭智能有线电视云终端，中国电信推出智慧家庭服务平台“悦me”，阿里巴巴家庭数字娱乐生态战略，海尔电视和阿里数字拟于9月智能电视。

主要问题

宏观经济环境不确定性显现

国家统计局的8月份最新数据显示，经济运行再次出现波动。由于世界经济复苏乍暖还寒、国外需求不振，并受基数、气候等特殊因素的影响，国内房地产调整效应累积增加、企业主动调结构转方式，我国工业、电力、投资等主要经济指标增速普遍出现回落。1-8月，计算机、通信和其他电子设备制造业增长9.6%，回落1.5个百分点。据估计，汽车和电子行业增速回落拉低规模以上工业增加值增速合计达到0.31个百分点，约占全部规模以上工业增速回落的14.8%。

集成电路产业基金，呈现集中支持风险

随着《国家集成电路产业发展推进纲要》的出台实施，规模为1250亿元的国家集成电路发展基金管理公司已于近日成立。在全国大力推动集成电路产业发展的背后，也暴露出了基金的集中式支持、地方投资热情高涨和集成电路企业估值等问题。虽然推进纲要中强调产业投资基金主要投资集成电路领域，但集成电路产业不是独立产业，其设计与市场应用需求密不可分。在《推进纲要》“设计为龙头、制造为基础、设备和材料为支撑”的意见指导下，积极将市场作为设计的源头，通过市场再寻找或培育投资标的，大力支持整机企业发展集成电路业务。

部分领域恶性竞争风险加剧

我国已经培育出华为、百度、腾讯、阿里巴巴等具有世界影响力和国际竞争力的大型企业，但大型龙头企业对于国内市场竞争环境的塑造仍需加强。

在通信设备领域，存在过度使用专利诉讼、产品质疑和论证等行为打击竞争对手的嫌疑，将影响市场竞争秩序的公平性和稳定性。在互联网领域，大型互联网公司通过并购、战略投资、打压等手段，一定程度上抑制了初创企业和小微企业的发展。2003年以来，互联网行业只有京东和360等极少数企业成长起来，中国互联网面临荒漠化的危险。

知识产权布局及共享意识薄弱

虽然我国企业在专利布局上已经取得一定进展，比如华为在5G方面申请专利数量已经超过了爱立信，但随着专利诉讼案件数量的迅速增长，我国仍亟需增强知识产权保护意识和专利布局。

当前，我国企业申请专利中发明专利的占比偏低，对于产业发展影响深远的核心专利更是少之又少，关键还在于我国企业对前瞻技术的知识产权布局意识缺乏。

以云计算、大数据等新兴领域为例，我国知识产权法律法规不够健全，难以长期支持具有自主创新意识的企业占领新的高地。更为重要的是，与国际平均水平比较，我国大中型企业的专利共享意识十分淡薄，龙头企业在拥有了相关专利后缺乏联合带动产业发展的观念和行动，容易形成产业无序发展。

四季度走势判断

展望四季度产业发展态势，我们认为，就市场环境而言，国内外宏观环境依旧徘徊增长，产业投资增速小幅下滑，预计四季度电子信息制造业仍将维持低速增长，但由于龙头企业的拉动作用，整体状况将好于三季度。同时，政策效应有待集中爆发。宽带中国政策将推动宽带基础设施建设，移动基站设施布局的基础上带动终端产品增长，集成电路产业扶持政策有望进一步增强集成电路产业的支柱作用。综上，预计四季度电子信息制造业的销售产值增速将略高于三季度水平，达10-11%；增加值增速基本维持现状，约11%。

四季度产业发展将面临以下三方面趋势：

两化深度融合呈现新方向，工业互联网成为国际竞争制高点

针对企业互联网战略机遇做好顶层设计，互联网工业战略。在美国商务部的支持下，2014年3月底，由AT&T、思科、通用电气（GE）、IBM、英特尔等发起成立的工业互联网联盟（IIC）力图通过设备与IT技术的融合，将高性能设备、低成本传感器、互联网、大数据分析等技术的结合，从而大幅提高现有产业的效率并创造新产业，进一步推进美国“再工业化”国家战略。工业互联网具有从产品创新转向客户为中心、从流程管控转向数据系统、从延时运营转向实时运营、从领导指挥转向员工创新四大特点，是未来信息产业与传统产业融合的制高点，也将成为下一阶段全球信息产业竞争的核心。

智能硬件形态逐渐丰富，从产品竞争走向平台竞争

智能硬件正成为电子信息制造领域的新热点。这一涵盖了智能手机、智能汽车、智能家居、可穿戴设备等有形概念以及智能制造、3D打印、人工智能等无形概念的新事物，逐渐成为电子信息产业发展的风向标，成为驱动开启产业新纪元的创新导引。三季度以来，随着苹果、摩托罗拉进军可穿戴设备，国内外龙头企业积极布局智能家居，甚至芯片厂商、互联网企业频频发力智能汽车领域，都体现了这些新兴领域的生命力，而智能手机领域的平台竞争可能向各智能硬件领域延伸。

企业并购愈发活跃，跨界竞争日趋激烈

科技与产业的融合生生不息，互联网以其渗透性，影响着所有关联性或高或低的行业，促成了IT行业极其活跃的并购活动，推动产业跨界竞争升级。三季度以来，国内外IT并购市场继续活跃，跨界融合层出不穷。互联网企业对移动即时通讯、电子地图等入口竞争的关注加剧，芯片、电脑、服务器等传统制造业领域都出现了大型并购活动，网络安全技术、人工智能、云等新领域也成为并购重要对象，体现了跨界竞争的新方向。高档餐饮企业湘鄂情力图转型云计算和智能终端，联手安徽广电、技术端联手中科院，拟投资15-25亿元开发覆盖安徽省的家庭智能有线电视云终端，也代表了传统企业对IT产业的渗透。

政策建议

1、组织国内支撑机构梳理集成电路产业链条，研判产业发展趋势

针对集成电路产品或标的进行分门别类，对于市场性的标的，由集成电路管理公司根据市场情况自行判断投资可行性，对于战略性的，如国家信息安全或产业安全的，由政府或基金公司进行抉择，避免由于基金公司和基金管理公司之间的博弈而未能有效贯彻国家战略意图或贻误战机。

2、尽快实施工业互联网相关战略，深入推进两化融合

针对德国的“工业4.0”和美国的“工业互联网”等发达国家互联网经济战略的持续升级，我国应系统地提出适应我国国情的两化深度融合的发展战略。尽快制定工业互联网的相关战略，在进一步推进信息化建设的基础上，加强互联网和智能制造技术对农业、工业和服务业的渗透，增强信息技术在企业生产、经营、管理等方面的决策支撑作用。

3、进一步重视知识产权布局，加强新兴领域的国际国内标准建设

在通信设备领域、通信运营领域等快速发展领域，加强对四代、五代通信技术专利布局，推动华为、中兴等通信设备龙头企业通过专利布局抢占行业发展的国际领先优势。在物联网、云计算、大数据等领域，在去“IOE”化的基础上，推动百度、阿里巴巴、联想等企业尽快制订云计算、数据仓库标准，在抢先建设国内标准的基础上，力争形成国际标准，占领云计算、大数据发展的新高地。