网站首页
教育杂志
CSSCI期刊 北大期刊 CSCD期刊 统计源期刊 知网收录期刊 维普收录期刊 万方收录期刊 SCI期刊(美)
医学杂志
CSSCI期刊 北大期刊 CSCD期刊 统计源期刊 知网收录期刊 维普收录期刊 万方收录期刊 SCI期刊(美)
经济杂志
CSSCI期刊 北大期刊 CSCD期刊 统计源期刊 知网收录期刊 维普收录期刊 万方收录期刊 SCI期刊(美)
金融杂志
CSSCI期刊 北大期刊 CSCD期刊 统计源期刊 知网收录期刊 维普收录期刊 万方收录期刊 SCI期刊(美)
管理杂志
CSSCI期刊 北大期刊 CSCD期刊 统计源期刊 知网收录期刊 维普收录期刊 万方收录期刊 SCI期刊(美)
科技杂志
CSSCI期刊 北大期刊 CSCD期刊 统计源期刊 知网收录期刊 维普收录期刊 万方收录期刊 SCI期刊(美)
工业杂志
CSSCI期刊 北大期刊 CSCD期刊 统计源期刊 知网收录期刊 维普收录期刊 万方收录期刊 SCI期刊(美)
SCI杂志
中科院1区 中科院2区 中科院3区 中科院4区
全部期刊
公务员期刊网 论文中心 正文

EEPROM电路关键设计技术浅析

前言:想要写出一篇引人入胜的文章?我们特意为您整理了EEPROM电路关键设计技术浅析范文,希望能给你带来灵感和参考,敬请阅读。

EEPROM电路关键设计技术浅析

摘要:文章介绍了eeprom电路的规格及其中最重要的两个模块设计,即单元结构的设计、电荷泵电路的设计;列出了单元结构电路的编程电压;分析了振荡器及高压产生电路的整体结构,具体介绍了电荷泵主体结构、四相时钟产生电路以及高压稳压等子模块的功能特点;对高压产生电路进行了整体仿真,并给出了仿真结果。基于上述结构,为EEPROM电路的设计提供一些设计参考。

关键词:EEPROM;振荡器;高压产生电路;电荷泵

EEPROM是一种常见的存储形式,根据存储空间的大小分成若干页,每页上设置若干个字节。通过向EEPROM写入相应字节的数据以便保存,同时也可以通过相应操作将所存的数据进行擦除。上述写入、读出均有时间的要求。由于EEPROM普遍应用在移动或者智能终端,因此对功耗的要求比较高。在EEPROM设计中,产品规格包括时序的定义非常重要,另外EEPROM电路设计中单元电路和高压模块(即电荷泵电路)的设计也是关键,直接影响整个电路的性能。下面分别做介绍。

1产品规格的定义

EEPROM产品通常具有以下功能:(1)读操作当RSTN=1,CEN=0,OEN=0,WEN=1,READ=1,CLKR的上升沿锁存地址,地址对应的数据在CLKR的下降沿,被锁存输出到DBO[7:0],控制器可以在CLKR的低电平时间从DBO[7:0]总线上获得数据。改变地址,对应每个CLKR的高电平脉冲,读取数据。(2)standby模式当CEN=1或者RSTN=0(或者同时满足),则EEIP进入standby模式,此时EEIP的功耗非常小。(3)页写操作当CEN=0,RSTN=1,OEN=1,READ=0,WEN的下降沿将触发写操作,在WEN的下降沿,锁存地址,在WEN的上升沿,锁存数据。在WEN跳高之后,控制器计时,如果50us内没有WEN的下降沿出现,则向EEIP发出擦写操作的要求。反之,则需要继续等待下次满足50us的条件出现,才启动擦写操作。另外在满足擦写条件后,还需要等待20us后,启动高压动作,对EEIP进行高压擦写过程。(4)全片擦操作操作开始与页写操作类似,需要一个或多个WEN的下降沿,但是对应的输入数据对操作无影响。同样等待50us,启动擦操作,此时需要满足全片擦使能信号有效,其余与页写操作的擦过程相同。在完成全片擦操作后,所有array数据位为全1。(5)全片写操作操作开始与页写操作类似,需要一个或多个WEN的下降沿,但是对应的输入数据对操作无影响。同样等待50us,启动写操作,此时需要满足全片写使能信号有效,其余与页写操作的写过程相同。在完成全片写操作后,所有array数据位为全0。以读操作为例,其时序定义如图1所示。

2单元电路的设计

EEPROM中的单元(cell)结构如图2所示。图2中,EEPROM的cell存储单元由两个nmos晶体管组成,N1为高压nmos管,作为cell单元的选择管,N2为数据的存储管,N2有两个栅,上层为控制栅,下层为浮栅(floatinggate),两层栅之间有gateoxide,浮栅与沟道之间也有oxide,电荷存储在浮栅上。EEPROMcell单元的编程激励即进行编程操作的各节点的电压如表1所示。

3高压产生电路的设计

EEPROM中最重要的模块为高压产生电路,原因是该模块产生EEPROM操作所需要的高压。高压产生电路主要包括一个振荡器电路和一个电荷泵电路。电荷泵电路的整体结构如图3所示,上述模块分别介绍如下。(1)振荡器电路振荡器电路在需要产生高压时刻,在输出端输出3~10MHz的时钟信号,给电荷泵提供时钟输入。使用pmos偏置管提供电容的充电电流,pmos管流过电流为4uA,电容大小约为1pf,输出延时后对电容快速放电,充放电的过程形成振荡器的振荡周期。使用RS触发器,保证可以得到占空比较好的时钟频率输出。(2)电荷泵主体电路主体电路共有12级,可以获得eeprom工作需要的13v以上的VPP电压。每级大电容为0.6pf,小电容为0.08pf,这两个电容需要使用MIM电容。最后VPP输出端有8pf的滤波电容,该电容使用14v的nmos管设计。(3)四相时钟电路电荷泵电路中需要产生四相时钟,四相时钟电路产生的波形如图4所示。利用简单的延时电路来产生不同相位的时钟信号,利用四相时钟来克服阈值电压对电荷泵的影响,保证每级电荷的有效传递。考虑输出需要15v以上的信号,使用12级电荷泵电路,其中传输电荷的nmos管的pump电容为0.8pf,抵制衬底偏置影响的nmos管的pump电容为0.1pf。克服阈值电压影响的nmos管的大小为4/2,对于电荷传输管,每四级为一组相同,依次为8/2、12/2和16/2。考虑减小阈值电压对电荷泵性能的影响,使用低阈值电压的nmos管。考虑滤波需要,在电荷泵的输出端到地加8pf电容。最后,在高压结束时,为电荷泵的可靠工作,提供电荷泵各级节点到电源电压的放电通路。(4)高压稳压电路高压稳压电路利用电容分压获得的采样电压与基准电压比较,当采样电压小于基准电压,电荷泵工作,使输出高压上升;当采样电压大于基准电压,电荷泵关闭,输出高压保持,随着高压到地漏电的存在,高压将下降,下降到一定值时,电荷泵将再次工作,以上过程循环往复。电容分压电路的初始电压值,对高压稳压影响较大,所以电路中提供电容电压的复位,保证了每次高压启动时,电容上没有剩余电荷。设计中,电容分压为1∶1∶5,每个电容大小为0.6pf,已知参考电压为1.2v,则输出高压设计值VPPL为13.2v,VPP约为15.2v。另外,在高压结束时,提供了高压到电源电压的放电通路。

4高压产生电路的整体仿真

高压产生电路仿真时在VPP和VPPL到地之间增加电流负载和电容负载,VPP到地电流取100nA,VPPL到地电流取1uA;VPP到地电容取5pf,VPPL到地电容取25pf。Vref输入电压1.2v,iref输入电流为2uA。图5为高压产生电路在ttcorner,vdd=2.5v,温度为27度时的仿真波形。不同仿真条件下的高压产生电路的仿真结果如表2所示。

5结论

本文详细介绍了EEPROM电路设计中的关键技术,主要是针对单元电路和高压产生电路的结构、功能及仿真结果等进行了详细描述,为设计EEPROM提供了参考方案。参考文献:[1]居水荣,刘锡锋.基于嵌入式MCU的音频芯片信号处理模式[J].科技创新与应用,2014(1):7-9.

作者:居水荣 单位:江苏信息职业技术学院

免责声明

本站为第三方开放式学习交流平台,所有内容均为用户上传,仅供参考,不代表本站立场。若内容不实请联系在线客服删除,服务时间:8:00~21:00。

AI写作,高效原创

在线指导,快速准确,满意为止

立即体验
文秘服务 AI帮写作 润色服务 论文发表