ＳＲＡＭ加固外围电路设计研究

前言：想要写出一篇引人入胜的文章？我们特意为您整理了ＳＲＡＭ加固外围电路设计研究范文，希望能给你带来灵感和参考，敬请阅读。

1新型DDICE单元设计

1．1读写线路分离改进

针对经典DICE结构读数据出现的问题，本文提出了分离读写线的结构。本结构中，WL只控制写时序，此外增加了四个读管N8、N9、N10、N11，并通过RL控制读时序．存储节点X1、X2分别与N9、N10的栅极相连，因而读数据时，不存在与外界的通路，减少了存储节点电荷的泄放，避免了外界的干扰［8］．这样一方面可以降低功耗，另一方面可以防止在读数据期间存储值受到破坏，使数据更加稳定．

1．2加延时的新型DDICE结构

写数据时，WL拉高，相互间隔的存储节点依然连通，容易受到离子轰击发生翻转．经过分析，增加一条延时位线BD，同时去掉两个写管N5、N7，保留两个相间隔的写管N4、N6，并且将N4、N6的源极分离开来，分别连至位线B和延时位线BD．如图3所示．由于DICE的特殊结构，同时改变两个相互间隔的存储节点的存储值，就可以改写DICE单元的存储值．本设计去掉了两个写管，只通过两个写管N4、N6向两个相间隔的节点X0、X2写入数据来完新型DDICE结构成写任务；DICE的另一个特性是：同一时刻，只改变四个存储节点的一个节点值，不会改变整个DICE单元的存储值，这也是其抗单粒子翻转的本质和恢复机制所在．单粒子轰击产生的SET翻转脉冲一般小于1ns，为了将外界的翻转脉冲滤除，将位线信号做1ns延时，输出到延时位线DB，延时位线BD通过写管N6连接至节点X2，位线经过写管N4连接至节点X0．这样在写数据时翻转脉冲不会同时到达节点X0和X2，进而不会使整个存储单元的存储值发生改变．当向DICE单元中写入0时，WL信号为高，存储节点X0、X1、X2、X3的值分别是0101，在写数据期间如果遇到位线受单粒子干扰产生干扰脉冲ΔL，则延时1ns后BD也会出现一个ΔL的脉冲．B上的高脉冲到来时，BD上的脉冲还未到来，考虑最坏情况，X0节点的值改变为1，则N3管导通，进而X3节点变0；但是受X0节点控制的P1管和受X3节点控制的N2管截止，X1、X2节点的存储值被锁住，保持了原来的10值；干扰脉冲过后，受X1、X2的反馈，N0、P3保持导通，将X0节点拉低，X3节点拉高，恢复为0101；同理BD的脉冲到来时，B上的翻转脉冲已将恢复，X1、X2节点值发生翻转，X0、X3值保持，通过反馈X1、X2恢复原来的值．由于脉冲宽度小于延时宽度，来自位线的干扰脉冲就不会同时到达节点X0、X2，即干扰脉冲不会使DDICE单元翻转．

1．3译码电路的加固

地址译码电路是SRAM不可缺少的组成部分，其主要由一些组合逻辑构成，因此容易受到高能粒子的轰击而产生单粒子瞬态效应SET．在读写数据时，如果地址位在译码电路中产生翻转脉冲，则有可能读出错误地址的数据，或将数据写入错误存储单元，从而对数据造成严重的破坏．本文加入了对译码电路的加固，即向译码电路的输出端加入滤波单元滤波电路是有一个延时单元和一个muller门以及一个反相器组成．muller门的特性是只要X1、X2不同时为高或者低电平，输出端就保持原值不变．

2加固设计仿真

本文采用Cadence的Spectre仿真软件对新设计的DDICE单元及外围电路进行了抗单粒子仿真．在半导体集成电路中，受到单粒子轰击会产生大量的电荷，在电场的作用下形成脉冲电流，通常在仿真中采用向敏感节点注入一定宽度的脉冲电流的方法来模拟单粒子轰击．

2．1读数据仿真

DICE单元的存储值为“1”，即各节点值为“1010”．在读数据期间的34ns时刻注入脉冲，使反位线的电位发生翻转［14］．而读写线路分开的DDICE单元，读数据时反位线与存储单元隔离，所以在34ns时，反位线上的错误值并没有引起存储单元的翻转．为了精确评估DDICE存储单元的抗SET能力，对读数据期间的抗SET翻转脉冲效果做了仿真统计，SET脉冲宽度以步进0．1ns从0．1ns到1．5ns分别对DICE和DDICE做了测试。

2．2写数据仿真

设置在5ns时开始向被测存储单元写入数据“0”，写周期为5ns．正常情况下写周期结束后，DICE存储节点值应该是“0101”．在写周期结束的前受到单粒子轰击，使写数据总线产生1ns的翻转脉冲［15］．为传统DICE受到单粒子轰击时的仿真图．由于位线B和反位线BL同时发生翻转，四个DICE存储节点同时暴露在翻转的位线与反位线面前与之导通，因而发生了翻转。

2．3仿真统计

基于SMIC0．13μm工艺，用Cadance编辑器对新型DDICE单元进行了实现，版图截图如图10所示．在Spetrc中搭建仿真环境，对它们读写数据功耗以及面积做了对比与经典的DICE单元相比，新型DDICE单元在写数据时功耗增加了13．8％，同时面积也增加了12％，这是因为新结构读写线路分开，增加了两个管子造成的．但是在读数据时，新结构存储节点与大电容的位线分离，使得读平均功耗下降了14．9％．虽然读平均功耗和面积有所增加，但读写时抗SET的能力分别提高了450％和300％，有效地保证了存储单元动态数据稳定性，达到了设计目的．

3结束语

新型DDICE存储单元在全操作状态下具有抗单粒子翻转能力，它采用字线分离技术和位线延时技术，在读写状态下对存储单元进行了加固．同时对组合电路译码单元也进行了滤波加固处理，使SRAM在抗单粒子辐射方面更加全面．通过仿真结果可知，经过改进的DDICE单元具有抗小于1ns翻转脉冲的能力，实现了全周期下的数据安全存储与读写，很适合应用于设计高可靠性抗辐照的SRAM．

作者：周恒 李磊 单位：电子科技大学