生物医学成像数字化设计思考

前言：想要写出一篇引人入胜的文章？我们特意为您整理了生物医学成像数字化设计思考范文，希望能给你带来灵感和参考，敬请阅读。

1引言

多通道辐射成像探测器已广泛应用于生物医学成像系统中，探测器的输出信号经过多通道的前端模拟读出电路处理，然后被数据采集系统数字化后进行图像重建［1］．模数转换器（Analog－to－digitalConverter，ADC）将前端读出电路输出的模拟信号转换为数字信号，是数据采集系统的关键模块，ADC的性能直接决定了生物医学成像的质量．在多通道前端电子系统中，一般有三种方案实现信号由模拟到数字的转换．首先，使用多个并行的ADC后接一个数字多路选择器的结构［2］．这种方法中，采用低速或中速的ADC如逐次逼近型（SAR）ADC就能满足要求，但是由于每个通道配置一个ADC，将占用很大的面积，而且消耗较大的功耗．其次，采用多通道的ADC结构［3］．常见的结构如斜坡（Ramp）ADC，但是这种结构对比较器的精度要求很高，而且需要高频采样时钟，另外通道之间也存在串扰的影响．第三种方案是采用一个模拟多路选择器和一个高速ADC实现［4］．ADC可采用快闪式（Flash）或流水线式（Pipeline）结构．快闪式ADC因其消耗较大功耗而不适合高分辨率的情况．流水线ADC把整体上要求的转换精度平均分配到每一级，降低了对模拟电路精度的要求，同时流水线结构的转换速率几乎与级数无关，因此能够在速度、功耗和分辨率方面获得最优的折衷［5－7］．基于以上分析，本文采用模拟多路选择器＋流水线ADC结构，实现多通道前端电子系统中模拟到数字的高速转换．

2设计与分析

根据生物医学成像前端电子系统的结构及信号处理的要求，本文提出了多通道流水线结构的前端电子系统．图1所示为多通道前端电子系统的结构及信号处理时序．如图1（a）所示，探测器模组通过光电转换产生16通道的微弱电荷信号，经过前端读出电路的放大及整形，在一个时间窗口（5．12μs）内产生稳定的电压输出．模数转换器在一个时间窗口内完成16通道的模拟到数字的转换．图1（b）所示为前端电子系统的信号处理时序，探测器信号的模拟读出、模数转换、数据输出分别在三个相邻的时间窗口内依次流水式完成，有效降低了对电路速度的要求，提高了系统处理效率。基于以上分析，本文提出的多通道流水线ADC结构如图2所示．Vin＜0＞、Vin＜1＞、…Vin＜15＞为16个通道的模拟读出信号，经过输入处理电路后分别得到一对差分模拟信号Vinp、Vinn．流水线ADC完成模拟到数字的转换，输出8－bit数字信号Din＜7：0＞．输出处理模块缓存该数据，并在下一个时间窗口内输出．输入处理电路完成16个通道的模拟信号的多路选择，并将其转换成差分信号．流水线ADC采用8－bit25Ms／s每级1．5bit的PipelineADC结构，实现模拟信号到数字信号的转换．输出处理电路处理并缓存当前时间窗口的数字数据，并在下个时间窗口输出．时序控制模块完成整个模数转换系统的时序控制，产生16路信号选择的开关信号、流水线ADC的时钟信号以及用于数据存储并输出的控制信号．多通道模数转换器的工作时序如图3所示．tw（＝5．12μs）为一个时间窗口；tc0（＝0．2μs）为通道0转换时间；tc15（＝0．2μs）为通道15转换时间；tc（＝0．8μs）为16个通道总的转换时间；ts（＝0．64μs）为转换后数据存储的时间；to（＝0．64μs）为数据输出时间．D0、D1…D15为当前窗口转换的数据；D0’、D1’…D15’为上个时间窗口转换的数据，在当前窗口输出．根据系统要求，一个时间窗口定义为5．12μs．外部输入时钟Clk＿50M为50MHz，系统内部时钟Clk＿25M为25MHz，它是将Clk＿50M二分频后得到的．当窗口复位信号（Window）变为高电平后，电路开始工作，SW＜0＞产生40ns的高脉冲，选通通道0的模拟信号，接着SW＜1＞产生40ns的高脉冲，选通通道1的模拟信号……．每隔一个时钟周期（40ns），一个模拟信号进入流水线ADC，当通道1的模拟信号转换完毕后，每隔一个时钟周期（40ns）输出一路8－bit数据．数据串行进入寄存器Wi（i＝0，1…15），然后并行进入寄存器Ri（i＝0，1，…，15），等待下个时间窗口输出．时间窗口复位结束后，在时钟Clk＿out（25MHz）的控制下，寄存器R＜0：15＞中存储的上个时间窗口转化得到的数据串行输出．

3电路实现

3．1输入处理电路

输入处理电路如图4所示．虚线左边为16通道模拟多路选择器电路，时序控制电路生成控制信号SW＜15：0＞，SW＜15：0＞信号同一时刻只有一个为高电平．当SW＜i＞为高电平时，Vin＜i＞通道的开关闭合，第i通道的模拟信号连接到模数转换电路，其余通道悬空．开关采用CMOS传输门实现，要求导通电阻小．在设计CMOS开关时要选择合理的K值，即满足（W／L）p＝K＊（W／L）n，使得开关导通电阻在输入电压摆幅内变化最小．通过对CMOS传输门导通电阻在不同尺寸时的仿真，确定当K＝4．2时，导通电阻变化最小．

3．2流水线转换电路

本文提出的数字化结构要求在一个时间窗口（即5．12μs）内实现16个通道的模数转换．根据系统对信号转换分辨率的要求，文中采用8－bit25Ms／s的pipelineADC结构．由图3可知，完成16通道的模数转换所需时间为0．8μs，考虑窗口复位所需时间，总的时间小于1μs，完全满足窗口大小的要求．另外，由于所需转换时间远远小于一个时间窗口，因此该结构可扩展到更多通道应用．流水线模数转换器的电路结构如图5所示．Vip、Vin为差分输入信号，Clk为25MHz采样时钟，S1、S2为两相不交叠时钟，D＜7∶0＞为转换后的最终数字输出．在基于闭环运算放大器的开关电容电路实现中，单级有效位数少使得电路的反馈因子较大，并且流水级中运放的负载较小，运放的增益与带宽要求减小，可容忍的失调电压范围变大，比较器精度要求降低．在文献［8］中提到，对于分辨率小于10bit的流水线模数转换器，流水级一般采用较低的有效位数（小于2～3bit）．因此，本文采用单级1．5bit的流水线结构．8－bit25Ms／s的流水线模数转换电路对运放的增益和带宽要求不高，同时差分结构可使信号摆幅增加一倍，因此运放采用典型的全差分套筒式共源共栅结构．由于比较器是在采样阶段结束后开始工作，比较结果用于保持放大阶段，因此需要一个高速比较器．本文比较器电路采用动态锁存比较器结构，锁存控制信号为采样信号取反．通过Hspice仿真，比较器完成比较所需时间约为900ps．流水级电路输出的比较数据为温度计码格式，传统的流水线模数转换电路在进行数字校正之前需要使用码制转换电路先将温度计码转换为二进制码．本文的模数转换电路通过改变数字校正电路输入的顺序，使得温度计码直接可以进行数字校正．

3．3时序控制和输出处理电路

时序控制电路和输出处理电路遵循数字电路设计流程，采用Verilog－HDL语言描述．时序控制电路主要实现三个功能：（1）产生控制16通道模拟开关的SW信号，这可以通过具有17个状态的状态机实现；（2）控制转换得到的数据存储，由于pipelineADC从开始转换到得到第一个数据所需时间是固定的，并且一个时钟周期输出一个数据，因此可以采用计数器产生控制信号；（3）控制所存储数据的输出，采用计数器产生控制信号．输出处理电路主要实现两个功能：1）存储pipe－lineADC转换后的16个通道的数据；（2）在下一个时间窗口顺序输出16组的8－bit数据．本文采用的存储与输出策略如图6所示．当存储控制信号en＿w有效，在clk＿write的上跳沿将转换后的数据Din＜7：0＞串行写入寄存器W0，W1．…．W15，然后通过Ri寄存器的B输入端并行写入寄存器R0，R1，…，R15．在下一个时间窗口，寄存器W0，W1，…，W15又存储新的数据，寄存器R0，R1，…，R15则在clk＿read的上跳沿串行输出所存储的数据．

4仿真验证

本设计遵循数模混合电路“中间相遇”的Top－down设计方法，采用TSMC0．18μmmixedsignalCMOS工艺，模拟部分（包括输入处理电路和流水线模数转换电路）的电源电压为3．3V，数字部分（包括时序控制和输出处理电路）的电源电压为1．8V，运用SpectreVerilog仿真工具，进行了全电路的仿真验证．仿真结果表明在第一个时间窗口复位结束后，16通道的单端模拟信号依次通过模拟多路选择器→单端转差分→流水线模数转换器→存储与输出；在第二个时间窗口复位结束后顺序输出前一时间窗口存储的数字数据．同时，下一组16通道的单端模拟信号进行单端转差分、模数转换和存储．全电路仿真结果表明，本文设计方案完全可以满足特定时间窗口下16通道的模数转换．16通道的模拟多路选择及单端转差分处理如图7所示（以通道0和通道1为例）．SW＜0＞、SW＜1＞分别为通道0和通道1的开关控制信号；Vin－put为模拟多路选择器的输出；Vip、Vin为产生的差分信号，共模电压为1．8V；S1为流水线模数转换器的采样信号，高电平有效．SW＜i＞提前采样信号S1半个时钟周期有效，当S1有效时，差分信号Vip、Vin已达到稳定，从而保证正确的模数转换．流水线模数转换器的性能仿真如图8所示（输入正弦信号频率为1．0375MHz，幅度为±0．5V，采样频率为25．6MHz）．由仿真结果计算可得，DNL为－0．62～0．67LSB，INL为－0．39～0．72LSB，SNR为45．99dB，SFDR为40．57dB，ENOB为6．03bit．

5结束语

本文设计了一个应用于生物医学成像前端电子系统的多通道流水线数字化电路．在分析成像前端电子系统特点的基础上，提出了流水式的前端模拟信号处理、模数转换和数据输出结构，并完成了模拟多路选择、单端转差分、流水线模数转换、数据存储与输出等模块的电路实现和仿真．流水线模数转换电路的性能满足8－bit25Ms／s的性能要求，全电路仿真结果表明，本文设计的电路满足系统设计要求，并具有进一步扩展通道数的能力。