PROTEUS的九九乘法表仿真实验设计

前言：想要写出一篇引人入胜的文章？我们特意为您整理了PROTEUS的九九乘法表仿真实验设计范文，希望能给你带来灵感和参考，敬请阅读。

摘要：根据九九乘法表的要求，确定了实验框图，将系统分为脉冲单元模块、被乘数和乘数产生模块、数据选择模块、数据比较模块、音响提示模块、二进制乘法模块、码制变换模块以及译码显示模块等，并确定了每一功能模块的实现电路。最后采用了proteus软件对所设计的电路进行了仿真，验证了关键设计结果。

关键词：PROTEUS软件；乘法表；仿真实验

数字电子技术是电气信息类专业的专业技术基础课，实践性很强，主要包括组合电路和时序电路两大部分内容，常用的组合电路有加法器、编码器、译码器、数据选择器和数值比较器等，常用的时序电路有计数器、定时器和脉冲电路等。在理论课程结束后，进行一次综合性的电路设计训练能够较好地培养学生运用所学理论知识的能力[1]。九九乘法表实验是一项综合设计性实验，目前能查到的文献均是用FPGA、CPLD或单片机的方法来实现的[2-4]，本文以数字电路为基础，以PROTEUS软件为基本工具，完成了九九乘法表的设计与仿真。

1实验要求

九九乘法表实验是一个综合性实验，目的是培养学生综合运用所学数字电子技术理论知识的能力，因此，实验内容的设置应尽可能涉及数字电子技术所有重要的知识点，基于此，本实验要求实现的功能为：（1）被乘数和乘数可由4个拨码开关设置，手动进行乘法运算并显示；（2）可按常规的九九乘法表方式，依照一定速率自动进行乘法运算并显示；（3）被乘数、乘数和乘积在七段数字显示器上显示；（4）当设置的被乘数和乘数超过9时进行声响提示。

2实验方案

根据设计要求，结合学生已掌握的数字逻辑知识，建立了如图1所示的设计方案。脉冲单元电路产生1Hz的脉冲信号供被乘数和乘数产生电路使用；被乘数和乘数产生电路自动有序地产生被乘数和乘数；数据选择电路用来选择是手动运算还是自动运算；数值比较电路检测被乘数和乘数是否大于9，若大于9，驱动音响提示电路发出声音提示；二进制乘法电路完成被乘数和乘数的乘法运算；码制变换电路将乘法电路输出的二进制数转换为8421BCD码；译码显示电路将被乘数、乘数和乘积在七段数码管上显示。

3实验电路

3.1脉冲单元电路

脉冲单元电路用来产生1Hz的脉冲信号。在数字电子技术中，讲解了两种产生脉冲的方法，一种是用555定时器来产生，另一种是由集成门构成脉冲单元电路。实验时可由学生任选一种方法来完成。

3.2被乘数和乘数产生电路

九九乘法表的特性是被乘数和乘数都从1开始，然后乘数从1到9开始变化，当乘数由9跳回1时，被乘数加1，当被乘数和乘数都为9时，被乘数和乘数都跳回1。在具体实现时，计数器可让学生采用触发器按时序电路设计的方法来设计完成，也可用集成计数芯片（如74160、74161、74163等）来实现。

3.3被乘数和乘数选择电路

被乘数和乘数选择电路用来选择是手动运算还是自动运算，可用2个4位数据选择器74157来完成。

3.4二进制乘法电路

实现二进制乘法电路有多种方案，根据学生已掌握的数字逻辑知识，有两种方案可以选择。一种方案是采用组合逻辑设计方法，电路事先将所有的乘积项全部计算出来，最后进行加法运算，这种方案可用于门电路和加法器（如74LS283）构成；另一种方案是采用时序逻辑设计方法，电路将部分已得到的乘积结果右移，然后与乘积项相加并保存和值，反复迭代上述步骤直到计算出最终乘积，这种方案可用于移位寄存器（如74LS194）和加法器构成。

3.5数值比较及音响提示电路

实验要求当设置的被乘数和乘数超过9时进行声响提示，因此需一个数值比较电路。数值比较电路可用基本门电路按组合电路设计的方法来设计，也可采用中规模集成器件（7485）实现。仿真时注意，PROTEUS软件中调入的报警器BUZZER默认工作电压是12V，若让7485芯片的输出直接驱动，需设置其工作电压，本仿真电路设为0.5V。

3.6译码显示电路

PROTEUS软件中有内含译码功能的4输入端显示数码管，为让学生熟悉译码及显示过程，也可采用7输入端的数码管进行显示，这时就需要译码电路。译码器可让学生采用门电路设计完成，也可用集成译码芯片（如7447、7448等）来实现。

3.7码制变换电路

码制变换电路用来将8位二进制数转换为BCD码，这个功能采用CPLD或单片机编程是很容易实现的，但考虑到学生所掌握的数字逻辑知识，要求采用硬件电路来完成。74185是一个5位二进制—BCD代码转换器件，本文要求的码制变换电路可用两片74185来构成，但因PROTEUS软件中没有74185的仿真模型，可利用所学知识自行设计一个码制变换电路，转换原理是：对给出的二进制数，算出其对应的十进制位数，设计一个对应位数的BCD加计数器，以给定的二进制数为初值，做减1计数，同时BCD加法计数器做加1计数。当二进制计数器减到0时，停止计数，此时BCD计数器中的值就是转换后的十进制数。

4结语

本实验课题是2015年笔者所申请的一个开放实验项目，学生完成后普遍认为受益匪浅。在具体实施时，在实验任务中只给出设计题目及要求，教师简单讲解组合电路和时序电路设计的基本流程、二进制乘法器原理、码制转换原理以及数码管显示原理等相关知识，由学生自主查阅资料，确定设计方案，设计电路并进行PROTEUS仿真，最后提交一份完整的实验报告。实践证明，通过PROTEUS软件实现虚拟仿真实验具有较强的直观性，此综合实验可巩固和加深学生对数字电子技术理论知识的理解，掌握数字电路综合设计的方法，培养独立分析问题和解决问题的能力及创新实践的能力。

参考文献

[1]周围,于波,韩建.基于Multisim的硬币存钱箱仿真实验设计[J].实验科学与技术,2015,13(5):3-5.

[2]傅晓程,阮秉涛,樊伟敏.基于FPGA的九九乘法表实验[J].实验科学与技术,2014,12(3):68-69.

[3]邵鸿翔.九九乘法表系统的设计[EB/OL](2012-06-29)[2017-12-01].

[4]道客巴巴.单片机应用——九九乘法表判断器[EB/OL](2013-03-16)[2017-11-01].

作者:牛小玲 王军 毛会琼 单位:中国矿业大学信息与控制工程学院