表贴高速连接器测试板串扰优化设计

前言：想要写出一篇引人入胜的文章？我们特意为您整理了表贴高速连接器测试板串扰优化设计范文，希望能给你带来灵感和参考，敬请阅读。

摘要：针对一款表贴高速连接器的远端串扰测试不合格而进行分析和设计，通过优化高速连接器测试板改善了远端串扰测试结果。首先介绍了印制板串扰的成因和主要影响因素；然后优化设计测试板布线和叠层，并通过仿真对比测试板在优化前后的远端串扰性能；最后使用优化前后的测试板分别实测表贴连接器远端串扰性能，并对比远端串扰测试结果，验证优化的有效性。通过测试结果可以看出，使用优化后的测试板测试连接器，远端串扰满足≤-26dB的要求。

关键词：串扰；高速连接器；测试板；带状线

引言

随着技术的飞速进步，电子系统正不断地向高速率、高集成度的方向发展，信号完整性问题也变得更加重要[1-3]。高速连接器伴随着现代电子系统的需求，在高速传输领域得到了广泛应用[4]。高速连接器作为印制板间或印制板与外部连接的重要器件，需满足严格的信号完整性指标要求，其中串扰为重要指标之一[5-6]。在高速连接器的开发过程中，一般在印制板上设计走线，连接测试仪器和连接器测试引脚，以测试产品是否满足高速性能。印制板走线之间本身存在串扰，仪器测得的串扰结果包括了连接器接触件之间和测试板走线之间的串扰。因此，高速连接器测试板的串扰性能对连接器串扰测试结果的准确性有着重要影响。现有某型号高速连接器的两对差分对之间远端串扰的测试结果不满足指标要求，需对问题进行定位并优化远端串扰结果。

1测试板优化前的高速连接器串扰

对于表贴高速连接器，通常使用微带线测试板进行测试，因为表层微带走线可以避开传输线上过孔的设计，降低了高速板的设计难度。但是微带线在较小空间、较高传输速率时会产生串扰。被测表贴高速连接器串扰要求≤-26dB（10MHz、6.25Gb/s），该表贴连接器使用微带线测试板，如图1所示，实测近端串扰满足要求，而远端串扰为-24.7dB，没有达到≤-26dB的要求。可通过仿真分析是否是测试印制板串扰超差，导致产品远端串扰测试不合格，分别做连接器的串扰仿真和连接器与测试板的串扰仿真。图2为连接器仿真模型；图3为包含微带线印制板与连接器的仿真模型，微带线长度等于实物印制板上微带线长度。两种模型的仿真结果如图4所示，表1为远端串扰的仿真最大值。通过对比可以看出，连接器仿真模型的远端串扰≤-30.7dB，满足指标要求，而带有测试板的连接器仿真模型远端串扰结果为≤-25.6dB，不满足要求。可看出测试板的串扰性能设计不好，导致产品串扰测试不合格，下面主要针对测试板进行分析和优化。

2印制板串扰分析

串扰是指信号在传输线上传播时，对相邻的传输线产生的容性耦合和感性耦合噪声。容性耦合是指干扰线上传输的信号由于电压突变而产生的电场在被干扰线上引起感应电流，从而引发电磁干扰的现象。当信号从干扰线的驱动端输出时，会有一部分容性耦合电流流入受扰线。因为受扰线上前向和后向受到的阻抗相同，所以耦合电流一半流回受扰线近端，另一半流向受扰线远端。流向受扰线远端的电流是正向流动的，即从信号路径流到返回路径。感性耦合是指干扰线上传输的信号由于电流突变而产生的磁场在被干扰线上引起感应电压，从而引发电磁干扰的现象。同容性耦合相似，当受扰线上出现耦合电流时，耦合电流一半流向近端，另一半流向受扰线远端。不同的是，受扰线远端感性耦合电流的方向与容性耦合电流的方向相反。由此可知，受扰线远端的耦合噪声为容性耦合噪声与感性耦合噪声的差值。如果所有导线周围的介质材料是同质的，而且是均匀分布的，则相对容性耦合和相对感性耦合是完全相同的，在这种结构中就不会出现远端串扰。如果介质材料有不同质现象，相对容性耦合和相对感性耦合就不相等，这将引起远端噪声。由此可以得出，周围介质相同的带状线走线相对于上下介质不同的微带线走线，可以减小线条间的远端串扰。

3优化高速测试印制板设计

从上一节的分析可看出微带线对远端串扰的影响，可以通过优化布线和叠层，将表层微带线变为内层的带状线来改善远端串扰。首先通过仿真进行分析和优化，仿真带状线测试板与连接器安装后的串扰，得到连接器与带状线测试板和连接器与微带线测试板的远端串扰仿真结果如图5所示，表2为远端串扰的仿真最大值。连接器与带状线测试板远端串扰仿真结果≤-29.1dB，满足指标要求，优于第2节的微带线测试板串扰仿真结果。最后，分别测试微带线走线和带状线走线测试板，表贴高速连接器与带状线测试板如图6所示，表3为远端串扰的实测最大值。使用优化前后测试板分别测试同一款表贴连接器远端串扰，结果如图7所示，测试频率范围0～3.125GHz。使用微带线走线印制板测得连接器远端串扰≤-24.6dB，使用带状线走线印制板测得连接器远端串扰≤-27.4dB。通过对比可以看出，使用带状线测试板相对于使用微带线印制板远端串扰明显得到了改善，表明使用带状线形式走线的测试板具有更低的远端串扰值，即在高速连接器测试中引入的远端串扰更少，可使远端串扰测试结果更加准确。

4结语

本文对印制板微带线和带状线远端串扰的不同进行了理论分析，带状线远端串扰更小。基于理论分析，对一款表贴高速连接器远端串扰测试不合格的问题进行了分析和仿真，并对高速测试板串扰进行优化，将印制板微带线改为带状线。最后，分别使用优化前后的测试板实测连接器样品，测试结果显示，使用优化后测试板的高速连接器远端串扰测试结果降低了2.8dB，并且该结果满足了表贴高速连接器串扰≤-26dB的要求。

［参考文献］

[1]PAULCR.电磁兼容导论[M].闻映红，译.北京：机械工业出版社，2006.

[2]BOGATINE.信号完整性与电源完整性分析[M].2版.李玉山，刘洋，译.北京：电子工业出版社，2015.

[3]柴林峰，蒋留兵，柳政枝，等.基于数字电路系统的高速PCB信号完整性分析[J].桂林电子科技大学学报，2012，32（2）：101-104.

[4]邵建兴，张杰.一种高速背板用高密度数据传输连接器设计[J].电子器件，2016，39（2）：291-297.

[5]孙宇贞.高速电路的信号完整性分析[J].电子技术应用，2005（3）：73-76.

[6]陈毓彬，王文双.高速差分连接器测试方法及分析[J].电子产品可靠性与环境试验，2015（3）：41-45.

作者：何飞 单位：上海航天科工电器研究院有限公司